2_第2章 设计流程及其工具

EDA技术实用教程第2章EDA设计流程及其工具2.1设计流程KX康芯科技图2-1应用于FPGA/CPLD的EDA开发流程2.1设计流程KX康芯科技2.1.1设计输入(原理图／HDL文本编辑)1.图形输入状态图输入波形图输入原理图输入在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图2.HDL文本输入将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。2.1设计流程KX康芯科技2.1.2综合整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。2.1.3适配将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。2.1设计流程KX康芯科技2.1.4时序仿真与功能仿真时序仿真接近真实器件运行特性的仿真功能仿真直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟2.1.5编程下载2.1.6硬件测试2.2ASIC及其设计流程KX康芯科技ASIC(ApplicationSpecificIntegratedCircuits，专用集成电路)数字ASIC数模混合模拟ASICASICASIC图2-2ASIC分类2.2ASIC及其设计流程KX康芯科技2.2.1ASIC设计方法图2-3ASIC实现方法ASIC设计方法全定制法半定制法门阵列法标准单元法可编程逻辑器件法KX康芯科技2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程2.2.2一般ASIC设计的流程系统规范说明系统划分逻辑设计与综合综合后仿真版图设计baudclkresetLbclku_recresetLbclkrxdrec_ready[7:0]rdata[7:0]u_xmitclkbclkresetLxmit_cmd[7:0]xdata[7:0]txdxmit_donerec_readyrdata[7:0][7:0]rxdxmit_donexmit_cmdxdata[7:0][7:0]txdbclkresetLclk版图验证参数提取与后仿真RSQD01RSQD01RSQD01RSQD01q[3:0]rstclkceldd[3:0]制版、流片芯片测试图2-4ASIC设计流程2.3常用EDA工具KX康芯科技2.3.1设计输入编辑器2.3.2HDL综合器FPGACompilerII、DC-FPGA综合器、SynplifyPro综合器、LeonardoSpectrum综合器和PrecisionRTLSynthesis综合器2.3.3仿真器VHDL仿真器Verilog仿真器MixedHDL仿真器其他HDL仿真器2.3.4适配器2.3.5下载器2.4QuartusII简介KX康芯科技图形或HDL编辑编程器设计输入综合或编译适配器件下载仿真Analysis&Synthesis（分析与综合）Filter（适配器）Assembler（编程文件汇编）TimingAnalyzer（时序分析器）图1-9QuartusII设计流程2.5IP核简介KX康芯科技IP(IntellectualProperty)软IP固IP硬IP习题KX康芯科技1-1叙述EDA的FPGA/CPLD设计流程。1-2IP是什么？IP与EDA技术的关系是什么？1-3叙述ASIC的设计方法。1-4FPGA/CPLD在ASIC设计中有什么用处？1-5简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具，及其在整个流程中的作用。