高精度程控低频正弦信号发生器系统设计方案

第1页共9页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案版本：A编制单位：开发中心编制：罗华军时间：2010-6-21审核：时间：审核：时间：批准：时间：第2页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级摘要:本系统由单片机控制模块、键盘、LCD液晶显示屏/LED、DAC输出电路和末级放大电路构成。仅用单片机+数模转换器直接合成的数字式正弦信号发生器，产生稳幅正弦波。整个系统结构紧凑，电路简单，使用方便易于携带。1主要指标：1）．波形输出方式：正弦波。2）.输出频率实现从100HZ～1KHZ变化。3）.信号频率数控调节，最小频率步进为1HZ，误差控制在正负2HZ之内。4）.输出Vp-p：20mv—10V，精度控制在0.5级（键控调节）单极性。5）.用LED数码管实时显示波形的参数：频率和电压。6）．电池供电：采用两节9V/180MAH电池供电。7）．20信号路输出同步调节相位无要求。2方案论证与比较根据设计要求，基本部分需要实现正弦波信号发生，备用扩展部分主要需要实现信号调制。2.1正弦信号输出方案方案一：采用专用信号发生器。MAX038是美信公司的低失真单片信号发生器集成电路，内部电路完善。使用该芯片，设计简单，可以生成同一频率信号的各种波形信号，但频率精确度和稳定度都难以达到要求。方案二：采用直接数字合成（DirectDigitalSynthesizer）方案。DDS的原理框图如图1-1所示。。第3页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级图1-1DDS原理框图1-1DDS技术频率分辨率高、转换速度快、信号纯度高、相位可控、输出信号无电流脉冲叠加、输出可平稳过渡且相位可保持连续变化。方案三：采用两片单片机+数模转换器直接合成数字式正弦信号发生器。这种信号发生器在低频范围内可靠性好，体积小，功耗低，使用方便等特点，它输出的频率是由微处理器向数模转换输出数据的频率和信号在一个周期内的采样点数（N）来决定的。最高频率会受单片机的时钟频率的限制。适用于系统对频率稳定性和一致性要求不高的场合。方案四：采用单片机+FPGA+PLL+DAC，电路设计采用模块化，可根据具体应应用选择不同的电路模块实现不同层次需求，可在系统中利用FPGA＋DAC来实现DDS，这样通过FPGA在数字域实现频率合成然后通过DAC形成信号波形。由于信号都是由FPGA在数字域进行处理，且可以很方便的将FM和AM等调制在数字域实现。所有调制电路的功能都由FPGA片内的数字逻辑电路来实现，整个系统的电路设计大为简化，同时由于数字调制避免了模拟调制带来的误差和干扰，大大提高了调制的性能，而且硬件电路设计的软件化，使得电路设计的升级改进工作大为简化。方案论证从设计要求来看，上述方案都可以满足合成频率范围的要求，DDS合成的频率稳定度、精确度比其他方案要高，尤其适合宽频率高频率环境使用，方案四融合了各方案优点，设计方便灵活且可扩展性好，因此我们选择方案四。2.2技术背景：2.2.1频率合成技术频率合成技术在本世纪30年代开始提出[5]，它的发展已经有70年的历史。在这70年的历史中，大致可以分成三个发展阶段：直接式频率合成技术，锁相环频率合成技术以及直接数字频率合成技术。所谓直接式频率合成技术[7][8][9]，就是用倍频、分频和混频电路对一个或几个基准频率进行加、减、乘、除的运算，从而产生所需要的频率信号，并通过窄带滤波器选出。第4页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级直接频率合成器的频率范围宽，频率转换较快，可以达到微秒级，频率间隔较小（10-2HZ），工作稳定可靠；但寄生输出大，需要大量的模拟元件，结构复杂，体积大，成本高。锁相环（Phase-LockedLoops）频率合成技术改善了直接频率合成技术中的缺点。锁相环频率合成技术（PLL）是在40年代初根据控制理论的线性伺服环路发展起来的。它主要是将含有噪声的振荡器放在锁相环路内，使它的相位锁定在希望的信号上，从而使振荡器本身的噪声被抑制，使它的输出频谱大大提纯。锁相环频率合成技术的原理框图如图1—2所示。其主要由四部分构成，晶体参考频率源提供基准频率fs，压控振荡器的输出频率fo经分频器分频后，送入鉴相器，与基准频率进行相位比较，从而产生误差信号，并以此误差信号来调整压控振荡器的输出。其中环路滤波起着平滑鉴相器输出电压的作用，它能滤掉高频部分和噪声，从而增加系统的稳定性。图1—2锁相环频率合成技术原理框图锁相环频率合成技术提供了一种从单个参考频率获得大量稳定而准确的输出频率的方法，并且频率输出范围宽，电路结构简单，成本低。但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也就比较长，因此响应慢就是它的固有缺点。2.2.2DDS合成技术直接数字频率合成技术（DDS）的理论早在七十年代就被提出[7]，它的基本原理就是利用采样定理，通过查表法产生波形，由于硬件技术的限制，DDS技术当时没能得到广泛应用。但是随着大规模集成电路技术的飞速发展，DDS技术的优越性已逐步显现出来。不少学者认为，DDS是产生信号和频率的一种理想方法，发展前景十分广阔。与其它频率合成方法相比较，直接数字频率合成技术的主要优点是易于程控，相位连续，输出频率稳定度高，分辨率高。其分辨率可以达到10-3HZ[7]，而且频率转换速度快，特别适宜用在跳频无线通信系统。其相位噪声主要决定于参考时钟振荡器。鉴相器（PD）环路滤波器（LF）压控振荡器（VCO）分频器（/N）FinFo第5页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级3总体设计3.1系统硬件组成框图：（1）单片机小系统单片机小系统由键盘，LED显示屏，和单片机AT89S52构成。负责用户的交互和整个系统的控制。（2）FPGA控制模块由FPGA和DAC构成完成DDS及调制电路模块。FPGA负责在数字域实现正弦波的合成，然后控制DAC输出波形，可扩展完成ASK、PSK、AM、PM等信号调制。（3）滤波及放大电路滤波电路是采用高速运放设计一个有源二阶低通滤波器，用以去除合成信号固有的高次谐波成分，同时有2倍放大器的功能。信号放大电路采用专用运放后送20路BUF器件后到输出接口；（4）电源设计高速DAC对模拟数字地之间的串扰十分敏感。模拟数字地之间的串扰对DAC输出信号的波形影响很大。为便于携带系统采用9V电池供电，通过DC-DC升压到12V,模拟地和数字地之间通过一个磁珠相连。这种设计实现了模拟数字电路尽可能大的隔离。数字部分和模拟部分独立供电对信号质量有很大的改善作用。3.2系统外观考虑目前只做两台，因此计划使用世面上现有外壳（参考选择类似数字万用表的壳体），仅面模从新设计。单片系统：AT89S52完成显示控制和键盘检测数据及控制信号RDWRALELatticeLcmx640fpga放大倍数选择PLL选TTL电平器件，该部分在相位要求严格时使用D/A（12位）模块1REFD/A（12位）模块2通过调节该模块输出电压来控制实际输出Vp-p20路缓冲输出电路LED频率/电压显示按键：起停频率加减电压加减BUS程控放大及滤波电源部分：DC9V输入:Dc-dc转换后输出12V5V、3.3v输出第6页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级3.3软件设计单片机通过键盘选择设置输出信号的参数（频率、幅值、起停），当用户选择输出时，程序把设置的参数送至FPGA，并对FPGA发出控制命令使其输出需要的信号。频率LED电源开关键控调节按纽：频率/电压设置切换，位切换、加、减20路输出通道电压LED指示灯khzhzvmv起停开关第7页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级开始系统初始化是否有键按下清看门狗数据是否改变刷新显示数据是否含控制字处理控制字并送FPGA控制寄存器是是是否否否图3-1软件流程图FPGA内部功能框图：第8页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级图3-2FPGA功能框图及接口说明4关键技术4.1正弦信号发生模块直接数字合成（DDS）技术具有输出信号精度高、变频速度快、输出信号连续、控制方便及性价比高等诸多优点，因而专用DDS芯片适用于高频、高精度正弦信号发生器的设计。本系统在FPGA中实现DDS功能，其工作原理示意图如图4-1所示。它由频率字寄存器、相位字寄存器、相位累加器、加法器、正弦ROM表及DAC组成。在控制时钟信号作用下，累加器将与输出信号频率对应的频率字进行累加，然后与相位字相加以形成最终相位信息。正弦ROM表则将相位信息转化为幅值信息，然后由DAC生成正弦信号。图4-1FPGA内部DDS工作原理示意图频率积存器为32位，其输出信号频率fout与基准频率fMCLK的关系如下：Fout=FWord*fMCLK/2^32D/A模块1控制DA2的REF来控制峰值输出,器件选用,TLC5618,12位串行DAD/A模块2,分频器，完成设定频率输出相位累加地址发生器波形数据ROM峰值调节通过单片机设置FPGA分频数单片机写峰值数据FPGALMXO640通过外围PLL及内部分频器可以很方便的实现内分倍频滤波放大后输出第9页共6页R&D-TEC-0006/A高精度程控低频正弦信号发生器系统设计方案项目编号：SL-V8008U104-006□内部级■限制级□机密级□绝密级式中：FWord为写入频率字积存器的32位值。输出信号频率精度主要由基准频率精度决定。4.2幅度调节为增大输出信号幅值，采用高频运放AD811进行信号放大。以上为初步方案，具体待详细设计后再完善！