EDA实验JK触发器

图形JK触发器设计：电路的时序仿真波形：JK触发器的VHDL设计：libraryieee;useieee.std_logic_1164.all;entityjkisport(j,k,clk:instd_logic;q,nq:bufferstd_logic);end;architecturebehaveofjkissignalq_s,nq_s:std_logic;beginprocess(clk)beginif(clk'eventandclk='1')thenif(j='0')and(k='1')thenq_s='0';nq_s='1';elsif(j='1')and(k='0')thenq_s='1';nq_s='0';elsif(j='1')and(k='1')thenq_s=notq;nq_s=notnq;endif;endif;q=q_s;nq=nq_s;endprocess;end;相应输出的仿真波形：