N阱CMOS

N阱CMOS芯片的设计微电一、MOS管的器件特性参数设计计算漏极饱和电流IDsat漏极饱和电压VDsatW/L≥4.23491.NMOS管参数设计IDsat≥1mAVDsat≤3V跨导gmW/L≥12.8924截止频率fmaxL≤3.08umgm≤2msfmax≥3GHzL=2umW=26um漏源击穿电压BVDSL≥1.5um漏极饱和电流IDsat≥1mA漏极饱和电压VDsat≤3V跨导gm≥0.5ms截止频率fmax≥1GHzL=2umW=65umPMOS管参数同一CMOS上，μn=2.5μp，所以Wp≥2.5Wn漏源击穿电压BVDS二、工艺流程：衬底选择衬底P-Si一次氧化SiO2衬底P-Si阱区光刻衬底P-SiSiO2N阱区注入衬底P-SiN阱除去二氧化硅层衬底P-SiN阱淀积氮化硅衬底P-SiN阱Si3N4SiO2光刻有源区衬底P-SiN阱生长场氧（用于器件隔离）衬底P-SiN阱Si3N4场氧去除氮化硅掩蔽膜及有源区SiO2膜衬底P-SiN阱场氧调节开启电压后，栅氧化层淀积衬底P-SiN阱多晶硅淀积衬底P-SiN阱光刻多晶硅，形成源漏掺杂窗口衬底P-SiN阱用光刻胶保护PMOS源漏区，离子注入形成NMOS源漏区衬底P-SiN阱P+N+N+用光刻胶保护NMOS源漏区，离子注入形成PMOS源漏区衬底P-SiN阱P+P+N+N+B+去胶，表面钝化淀积PSG衬底P-SiN阱N+N+P+P+衬底P-SiN阱光刻接触孔P+P+N+N+刻蚀引线口，淀积Al，光刻Al衬底P-SiN阱P+P+N+N+三、具体工艺流程分析：内容：1、生产所需类型衬底的晶片工艺2、准确定域区间的光刻工艺3、向芯片中增加材料的氧化、淀积和离子注入工艺4、去除材料的刻蚀工艺1、衬底选择条件：电阻率50Ω•cm晶向100选择衬底其最重要的一个电学性能参数是阈值电压，而阈值电压与半导体表面态（界面态）的密度有极大的关系，所以这里重点需要考虑的问题是如何减小半导体的表面态（界面态）密度。为此，首先就要合理选取衬底片的晶向，以保证半导体的起始表面态（界面态）密度最小，这才能很好地控制器件的阈值电压。对Si晶体，由于其(100)晶面的原子面密度较小，则相应的表面态密度也较小，所以MOSFET器件及其IC都毫无例外地采用了(100)晶面的衬底片。2、初始氧化为N阱形成提供掩蔽SiO2一次氧化衬底P-Si干氧—湿氧—干氧干氧1200℃，30min湿氧1200℃，60min干氧1200℃，30min计算得厚度为1.178μm3、一次光刻为P+提供扩散窗口阱区光刻衬底P-Si电子束曝光正胶这种曝光方式分辨率高、掩膜版制作容易、工艺容限大，而且生产效率高，但由于电子束在光刻胶膜内的散射，使得图案的曝光剂量会受到临近图案曝光剂量的影响（即临近效应），造成的结果是，显影后，线宽有所变化或图形畸变。虽然如此，限角度投影式电子束光刻仍是目前最具前景的非光学光刻4、一次离子注入形成N阱，R□=690Ω/□N阱区注入衬底P-SiN阱5、一次扩散（退火推进）目的：达到N阱所需深度条件：结深5μm有限表面源扩散950℃，2.5h6、二次氧化作为氮化硅薄膜的缓冲层垫氧化层厚度600Å，干氧氧化，1200℃，6.38min7、氮化硅薄膜淀积作为光刻有源区的掩蔽膜厚度1000Å，LPCVD，700℃，16.7min7、氮化硅薄膜淀积作为光刻有源区的掩蔽膜厚度1000Å，LPCVD，700℃，16.7min8、二次光刻为磷扩散提供窗口电子束曝光正胶9、场氧利用氮化硅的掩蔽，在没有氮化硅、经P+离子注入的区域生成一层场区氧化层厚度1μm湿氧氧化1094℃，1.98h生长场氧（用于器件隔离）衬底P-SiN阱Si3N4场氧10、三次光刻除去P阱中有源区的氮化硅和二氧化硅层电子束曝光，正胶11、二次离子注入调整阈值电压，注入B离子12、栅极氧化形成栅氧化层，厚度400Å，干氧氧化1200℃，19.85min13、多晶硅淀积淀积多晶硅层，厚度5000Å低压化学气相淀积（LPCVD），630°C，100Pa，630℃，33.3min多晶硅淀积衬底P-SiN阱14、四次光刻形成NMOS多晶硅栅，并刻出NMOS有源区的扩散窗口电子束曝光，正胶光刻多晶硅，形成源漏掺杂窗口衬底P-SiN阱15、三次离子注入形成NMOS有源区表面浓度1×1020cm-3，结深0.3μm注入P离子E=40kev~80kev，Q0=8.15×1016cm-2用光刻胶保护PMOS源漏区，离子注入形成NMOS源漏区衬底P-SiN阱P+N+N+16、五次光刻形成PMOS多晶硅栅，并刻出PMOS有源区的扩散窗口电子束曝光，正胶17、四次离子注入形成PMOS有源区表面浓度1×1020cm-3，结深0.3μm注入B离子E=25kev~45kev，Q0=2.21×1017cm-2用光刻胶保护NMOS源漏区，离子注入形成PMOS源漏区衬底P-SiN阱P+P+N+N+B+18、淀积磷硅玻璃目的：保护LPCVDT=600℃，t=10min去胶，表面钝化淀积PSG衬底P-SiN阱N+N+P+P+19、六次光刻刻金属化接触孔电子束曝光，正胶衬底P-SiN阱光刻接触孔P+P+N+N+20、蒸铝，刻铝淀积Al-Si合金，并形成集成电路的最后互连方法：溅射21、钝化层目的：保护方法：淀积22、八次光刻刻压焊孔掩膜版，负胶刻蚀引线口，淀积Al，光刻Al衬底P-SiN阱P+P+N+N+四、薄膜加工工艺参数计算：1、场氧化层【结构要求】场氧化层厚度为1m制备条件：水汽氧化，晶向（111），常压，1094℃得出：t=119.14min≈1.98h2、多晶硅栅层【结构要求】多晶硅栅厚度为4000~5000Å选择淀积：5000Å制备条件：低压化学气相淀积（LPCVD），630°C，30—250Pa，经验淀积速度150Å/min计算：x/v=5000Å/(150Å/min)=33.33min即淀积时间为33.33min。3、栅氧化层根据三种氧化的实际考虑，选择干氧氧化，其掩蔽性好，结构致密。【结构要求】栅氧化层厚度为400Å制备条件：干氧，1200°C，常压，晶向1114、氮化硅膜层【结构要求】氮化硅膜厚约为1000Å制备条件：LPCVD，温度700℃，氢气流量5L/min，硅烷流量3mL/min,氨气流量100ml/min,在30—250Pa时，经验淀积速率为6nm/min所以，淀积时间=1000Å/（60Å/min）=16.7minAPCVD方法的不足在于沉积速率低，薄膜污染严重。当工作压力从105Pa降到70到130Pa时，扩散系数增大了约1000倍。低压下，气体分子在运输过程中碰撞几率减小，即在空间生成污染物的可能性小，减小了薄膜受污染的可能性。5、垫氧化层【结构要求】垫氧化层厚度约为600Å制备条件：干氧，1200°C，常压，晶向（111）求得t=6.38min.符合工业生产实际。6、掩蔽膜有效性对于CMOS器件：最小掩蔽公式：1200℃，Dox=2×10-14cm2/s，退火推进时间为2.5hxo=1.178μm＞1.154μm，掩蔽膜符合要求。