专业集成电路设计基础

专用集成电路设计基专用集成电路设计基础础编著：孙肖子、张健康编著：孙肖子、张健康张犁、吴建设、邓成张犁、吴建设、邓成《《专用集成电路设计基础专用集成电路设计基础》》课程介绍课程介绍™课时：30学时（22学时课堂教学、8学时上机实习）™基本内容学时分配：¾第一次课：概论¾第二次课：集成电路工艺基础及版图设计¾第三次课：集成电路工艺基础及版图设计¾第四次课：CMOS集成电路器件基础¾第五次课：数字集成电路设计基础¾第六次课：数字集成电路设计基础¾第七次课：数字集成电路系统设计¾第八次课：模拟集成电路设计基础¾第九次课：模拟集成电路设计基础¾第十次课：硬件描述语言VHDL/VerilogHDL简介¾第十一课：常用EDA工具简介™要求：初步了解ASIC设计的全部过程及相关设计技术™考核方法：笔试与上机实习相结合第一章：概论第一章：概论ASICASIC——AApplicationpplicationSSpecificpecificIIntegratedntegratedCCircuitircuit，，意为专用集成电路，是面向特定用途意为专用集成电路，是面向特定用途或用户而专门设计的一类集成电路。或用户而专门设计的一类集成电路。‰‰采用采用ASICASIC设计突出的优点设计突出的优点1.某些复杂电路系统只能采用ASIC进行设计2.采用ASIC设计复杂电路系统具有极高的性价比3.能够减少开发时间,加快新产品的面世速度(Time-to-Market)4.提高系统的集成度,缩小印制板面积,降低系统的功耗5.提高了产品的可靠性,使产品易于生产和调试,降低了维护成本‰国外IC发展现状和趋势1.当前国际集成电路的加工水平为0.09微米（90纳米）我国目前的水平为0.18微米，与国外相差2~3代2.目前国内外硅圆片加工直径多为8英寸和12英寸，16和18（450nm）英寸正在开发当中，预计18英寸硅片在2016年可望投入生产3.集成电路扩展新的应用领域：微机电系统（MEMS）微光机电系统、生物芯片、超导等4.基础研究的主要内容是开发新原理器件，包括：共振隧穿器件（RTD）、单电子晶体管（SET）、量子电子器件分子电子器件等‰IC发展重点和关键技术1.亚100纳米可重构SoC创新开发平台与设计工具研究2.SoC设计平台与SIP（硅知识产权）重用技术3.新兴及热门集成电路产品开发，包括64位通用CPU以及相关产品群、网络通信产品开发等4.10纳米1012赫兹CMOS研究5.12英寸90/65纳米微型生产线6.高密度集成电路封装的工业化技术7.SoC关键测试技术研究8.直径450nm硅单晶及抛光片制备技术一、集成电路的发展历程一、集成电路的发展历程™集成电路的出现¾1947-1948年：公布了世界上第一支（点接触）晶体三极管—标志电子管时代向晶体管时代过渡。因此1956年美国贝尔实验室三人获诺贝尔奖¾1947年圣诞节前两天的一个中午，贝尔实验室的沃尔特·布拉登和约翰·巴丁用几条金箔片、一片半导体材料和一个弯纸架制成一个小模型，可以传导、放大和开关电流。他们把这个发明称为“点接晶体管放大器”。™WilliamShockley“晶体管之父”™1929年—1989年™1936年获MIT固体物理学博士学位被誉为“硅谷第一公民”，是其非凡的商业眼光成就了硅谷，也是其拙劣的企业才能造就了硅谷。在帕罗阿尔托市成立了晶体管实验室，该实验室成为大批后来在硅谷开设公司的工程师的培训班。¾1948年1月23日，威廉·肖克利提出了结型晶体管的想法。1951年，他领导的研究小组制出了第一个可靠的结型晶体管。™集成电路的出现¾1951年：成功制出结型晶体管¾1952年：英国皇家雷达研究所第一次提出“集成电路”的设想¾1958年：美国德克萨斯仪器公司制造出世界上第一块集成电路（双极型-1959年公布）实际上集成电路的发明人有两个：一个是仙童公司(Fairchild)的罗伯特·诺伊斯一个是TI公司的杰克·基尔比集成电路专利权之争使这两个公司的争吵贯穿了整个20世纪60年代，直到法院裁定两个人为共同发明人为止。¾1960年：制造成功MOS集成电路™集成电路发展的特点：¾特征尺寸越来越小（0.10um）¾硅圆片尺寸越来越大（8inch~12inch）¾芯片集成度越来越大（2000K）¾时钟速度越来越高（500MHz）¾电源电压/单位功耗越来越低（1.0V）¾布线层数/I/0引脚越来越多（9层/1200）™摩尔定律（Moore’sLaw）—美国Intel公司前总裁于1965年总结出的有关集成电路发展趋势的著名预言，该预言直至今日依然准确。其主要内容是：¾单片IC芯片上可以集成晶体管的数量以年为单位呈现指数规律发展，即集成度每年翻一番。¾价格每两年下降一半。GordonMoore生于1929年1954年美国加州理工学院获物理化学博士学位。和罗伯特·诺伊斯（RobertNoyce）、安迪·格鲁夫（AndyGrove）共同创办了Intel公司,并成为公司的“心脏”，领导公司成为CPU市场的霸主。最大的成就就是发现了IT业的第一定律——摩尔定律。Intel=Intelligence™集成电路单片集成度和昀小特征尺寸的发展曲线™IC在各个发展阶段的主要特征数据发展阶段主要特征MSI(1966)LSI(1971)VLSI(1980)ULSI(1990)元件数/芯片102-103103-105105-107107-108特征线宽(um)10-55-33-11速度功耗乘积(uj)102-1010-11-10-210-2栅氧化层厚度(nm)120-100100-4040-1515-10结深(um)2-1.21.2-0.50.5-.020.2-.01芯片面积(mm2)1010-2525-5050-100被加工硅片直径(mm)50-75100-125150150™Intel公司CPU芯片集成度的发展Intel’sCPUYearofintroductionTransistors400419712,250800819722,500808019745,0008086197829,0002861982120,000386™processor1985275,000486™DXprocessor19891,180,000Pentium®processor19933,100,000PentiumIIprocessor19977,500,000PentiumIIIprocessor199924,000,000Pentium4processor200042,000,000™™IntelIntel公司第一代公司第一代CPUCPU——40044004电路规模：2300个晶体管生产工艺：10um昀快速度：108KHz™™IntelIntel公司公司CPUCPU——386TM386TM电路规模：275,000个晶体管生产工艺：1.5um昀快速度：33MHz™™IntelIntel公司昀新一代公司昀新一代CPUCPU——PentiumPentium®®44电路规模：4千2百万个晶体管生产工艺：0.13um昀快速度：2.4GHz二、专用集成电路（二、专用集成电路（ASICASIC））的设计要求的设计要求™对ASIC的主要设计要求为：¾设计周期短（Time-to-Market）¾设计正确率高（One-Time-Success）¾速度快¾低功耗、低电压¾可测性好，成品率高¾硅片面积小、特征尺寸小，价格低™关于集成电路的“速度”——一般用芯片的昀大延迟表示芯片的工作速度。¾速度计算公式：式中：Tpdo—晶体管本征延迟时间；Ul—昀大逻辑摆幅，即昀大电源电压；Cg—扇出栅极电容（负载电容）；Cw—内连线电容；Ip—晶体管峰值电流；¾由上式可见，晶体管本征延迟越小，内连线电容和负载电容越小，电源电压越低、峰值电流越大，则芯片的延迟时间就越小，工作速度将有很大提高。pgwLpdopdICCUTT++=™关于集成电路的“功耗”——芯片的功耗与电压、电流大小有关，与器件类型、电路型式也关系密切。就MOS集成电路而言，有NMOS电路、PMOS电路和CMOS电路之分。¾有比电路¾无比电路注：分压比取决于驱动管和负载管的宽长比DDpdQUIP×=0PdQ≈2Lowgd)UCCf(CP++=™关于集成电路的“功耗”¾功耗：ƒ静态功耗：是指电路处于某一固定状态时的功耗。•有比电路的静态功耗：•无比电路的静态功耗：ƒ动态功耗：是指电路在两种状态(“0”和“1”)转换时对电路电容充放电所消耗的功率。•无比电路的动态功耗：9由上可见，工作频率越高(或时钟频率越高)，各种电容越大，电源电压越高，功耗越大。Co—晶体管的输出电容；f—信号频率；UL—电压摆幅（=VDD）™关于集成电路的“功耗”¾速度功耗积——由于集成电路的功耗与其工作速度有着密切的关系，因此引入“速度功耗积”来表示速度与功耗的关系，用信号周期表示速度，则速度功耗积为：9当电源电压，电路电容一定时，二者乘积为常数。若要速度高则功耗必然大。反之，功耗小则速度必然低。正所谓“鱼和熊掌不可兼得”。2L2LdCUUCff1PT=×××=י关于“价格”——性能价格比是集成电路的一项关键指标，如何降低集成电路的设计、生产与使用成本是非常重要的。¾集成芯片的成本计算公式为：¾降低成本的措施：ƒ批量大，总产量大ƒ提高成品率ƒ提高每个大圆片上的芯片总数（尽量缩小芯片尺寸）原片上芯片数（n）成品率（y）大园片加工成本：C总产量：NRE）：C设计成本及制版费（NTpdC×+=三、集成电路的分类三、集成电路的分类——集成电路有如下几种分类方法：™按功能分类：ƒ数字集成电路ƒ模拟集成电路ƒ数、模混合集成电路™按结构形式和材料分类：ƒ半导体集成电路ƒ膜集成电路（二次集成，分为薄膜和厚膜两类）™按有源器件及工艺类型分类ƒ双极集成电路（TTL,ECL,模拟IC）ƒMOS集成电路（NMOS,PMOS,CMOS）ƒBiMOS集成电路——双极与MOS混合集成电路™按集成电路的电路规模分类ƒ小规模集成电路(SSI)：电路等效门：10~100ƒ中规模集成电路(MSI)：电路等效门：100~1Kƒ大规模集成电路(LSI)：电路等效门：1K~10Kƒ超大规模集成电路(VLSI)：电路等效门：10K~100Kƒ甚大规模集成电路(ULSI)：电路等效门：100K~单片单片ICIC实现的电路功能实现的电路功能年代年代等效电路规模等效电路规模单个晶体管19591（等效门）单一逻辑门1960=1多功能逻辑19622~10复杂逻辑模块196410~100（SSI）中等规模电路1967100~1000（MSI）大规模电路19721000~10000（LSI）超大规模电路197810000~100000（VLSI）甚大规模电路1989100000~（ULSI）片上系统2000100000~（SOC）9有关的几个缩略语：SSI—SmallScaleIntegrationMSI–MediunScaleIntegrationLSI--LargeScaleIntegrationVLSI–VeryLargeScaleIntegrationULSI–UltraLargeScaleIntegrationSOC–SystemOnaChip™按生产目的分类ƒ通用集成电路（如CPU、存储器等）ƒ专用集成电路（ASIC）™按实现方法分类ƒ全定制集成电路ƒ半定制集成电路ƒ可编程逻辑器件¾全定制集成电路（Full-CustomDesignApproach）——即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。ƒ优点：•所设计电路的集成度昀高•产品批量生产时单片IC价格昀低•可以用于模拟集成电路的设计与生产ƒ缺点：•设计复杂度高/设计周期长•NRE费用高ƒ应用范围•集成度极高且具有规则结构的IC（如各种类型的存储器芯片）•对性能价格比要求高且产量大的芯片（如CPU、通信IC等）