《模拟电子技术基础》补充讲义

1《模拟电子技术基础》补充讲义浙江机电职业技术学院2006年9月2前言《模拟电子技术基础》课程是电类专业主干课程。根据新编课程教学大纲的要求，降低原教材中部分内容的难度、增强实用性和教学内容适应新型集成电路广泛应用的新形势，提高教学质量，更好地为培养职业服能力服务，需对教材中部分内容进行改编，特编写本补充讲义。本讲义由陈梓城、夏敏磊老师编写。本讲义是浙江机电职业技术学院电子信息系领导和老师集体备课的成果，十余位任课教师参加了教材教法的讨论，对补充讲义的编写提出了意见和建议，在此表示衷心感谢。编者2006年9月3目录1．2．2变容二极管2．7场效应管及其放大电路3．1．3差动电路动态分析与共模抑制比3．2．1线电路的名词解释4.4.7集成有源滤波器及其应用4.5.3集成电压比较器及其应用5．3．5集成功放TDA2030及其应用7.4集成光电隔离放大器及其应用参考文献41．2．2变容二极管变容二极管使用时，要使其工作于反向偏置状态。变容二极管电容量一般较小，最大电容值为几十到几百皮法。最大电容与最小电容之比约为5：1。典型变容二极管电容电压曲线如图1.2.2(b)所示。图1.2.2(b)变容二极管C-U曲线2．7场效应管及其放大电路场效应管(Fieldeffecttransistor，简称FET)是仅由多数载流子参与导电的半导体有源器件，它是一种由输入信号电压来控制其输出电流大小的半导体三极管，所以是电压控制器件。其主要特点是输入电阻非常高，可达108～1015Ω，输入端基本不取电流。另外，它还具有噪声低，受温度、辐射影响小，制造工艺简单，便于大规模集成等特点，已广泛应用于集成电路中。根据结构的不同，场效应管分为结型场效应管（Junctionfieldeffecttransistor,简称JFET）和绝缘栅型场效应管（Insulatedgatefieldeffecttransistor，简称IGFET）两大类。绝缘栅型场效应管有增强型和耗尽型两类。不论结型或增强型耗尽型绝缘栅场效应管，它们又有N沟道和P沟道两种。2.7.1增强型绝缘栅场效应管的结构及其工作原理一、结构和电路符号增强型绝缘栅场效应管的结构示意图和电路符号如图2.7.1所示。其中图（a）为N沟道结构示意图。它以一块掺杂浓度较低的P型硅片作为衬底，利用扩散工艺在P型衬底上面的左右两侧制成两个高掺杂的N区，并用金属铝在两个5N区引出电极，分别作为源极（Source）s和漏极（Drain）d；然后在P型硅片表面覆盖一层很薄的二氧化硅（SiO2）绝缘层，在漏源极之间图2.7.1N沟道增强型MOS管的结构与符号（a）N沟道结构示意图（b）N沟道符号的绝缘层上再喷一层金属铝作为栅极（Gate）g；另外在衬底引出衬底引线（Substrate）B（它通常在管内与源极s相连接）。可见这种管子的源极、漏极是绝缘的，故称绝缘栅场效应管。这种管子由金属（Metal）、氧化物(Oxide)和半导体(Semiconductor)制成，故称为MOSFET，简称MOS管。N沟道MOS管称NMOS管，P沟道MOS管称PMOS管。图2.7.1（b）是N沟道增强型MOS管的电路符号。图中，衬底B的箭头方向是PN结正偏时的正向电流方向。二、工作原理本节仅以N沟道增强型MOS管为例讨论其工作原理。图2.7.2N沟道增强型MOS管工作原理示意图（a）uGS=0，iD=0（b）uGS＞UGS（th）iD受uGS控制61．当uGS=0时，工作原理示意图如图2.7.2（a）所示。漏极与源极之间无导电沟道形成，既使uDS〉0，也无漏极电流，iD＝0。2．uGS＞UGS（th），uGS＞0，iD受uDS控制若在栅源之间加上图（b）所示可变电源VGG，uGS＞0，将电子吸引到栅极SiO2下面，当uGS足够大，吸引的电子增多，使两个N+处连通，于是漏、源极间形成导电沟道，这时若uDS＞0，就会有漏极电流iD产生。我们把开始形成导电沟道时的栅源电压称为开启电压（Thresholdvoltage），用UGS（th）表示。一般情况下，UGS（th）约为几伏。在uGS≥UGS（th）、uDS＞0的情况下，iD受uGS控制，iD大小随uGS而变化。2.7.2耗尽型绝缘栅场效应管的结构、电路符号及其工作原理一、结构和电路符号N沟道耗尽型MOS管的结构示意图和电路符号如图2.7.3所示。它的结构和增强型的主要区别是：在制造这类管子时，已经在栅极的二氧化硅层中掺入了大量的正离子，在正离子产生的电场作用下，漏、源极间已形成了N型导电沟道(反型层)，其余与增强型相同。N沟道耗尽型MOS管的电路符号如图2.7.3（b）所示，P沟道耗尽型MOS管电路符号如图2.7.3（c）所示。图2.7.3耗尽型MOS管的结构与符号（a）N沟道管的结构示意图（b）N沟道管符号（c)P沟道管符号二、工作原理耗尽型管当uGS＝0时，只要加上正向漏源电压uDS，就有iD产生。当加上uGS7后，iD随uGS的变化而变化。当uGS由零向正值增大时，使沟道加宽，iD增大。反之，uGS由零向负值增大时，使沟道变窄，iD减小。当uGS负向增加到某一数值时，导电沟道消失，iD≈0，管子截止，我们把这时所对应的栅源电压称为夹断电压（Pinchoffvoltage），用UGS(off)表示。2.7.3结型场效应管(JFET)的工作原理1．结型场效应管也分为N沟道和P沟道两种，结构示意图与电路符号如图2.7.4所示。2．结型场效应管中存在原始沟道，故属于耗尽型。图2.7.4结型场效应管a）N沟道管的结构示意图b）平面结构示意图c）N沟道管的电路符号3．N沟道结型场效应管正常工作时，栅源之间加反向电压，即uGS＜0，使两个PN结反偏；漏源之间加正向电压，即uDS＞0，形成漏极电流iD。4．N沟道结型场效应管工作在各个区域的条件：当满足uGSUGS(off)(夹断电压)，uDSuGS－UGS(off)时工作在可变电阻区；当满足uGS≥UGS(off)且uDS≥uGS－UGS(off)时工作在恒流区；当满足uGSUGS(off)时工作在夹断区。5．各类场效应管的比较列于表2.7.1中。表2.7.1各类场效应管比较表*2.7.4场效应管的主要参数与使用注意事项8一、性能参数1.开启电压UGS(th)和夹断电压UGS(off)它指uDS一定时，使漏极电流iD等于某一微小电流时栅、源之间所加的电压uGS，对于增强型MOS管称为开启电压UGS(th)，对于耗尽型MOS管称为夹断电压UGS(off)。2.饱和漏极电流IDSS它是耗尽型管子的参数，指工作在饱和区的耗尽型场效应管在uGS＝0时的饱和漏极电流。3.直流输入电阻RGS指漏、源极间短路时，栅、源之间所加直流电压与栅极直流电流之比。一般JFET的RGS＞107Ω，而MOS管的RGS＞109Ω。4.低频跨导(互导)gm当uDS为某定值时，漏极电流iD的变化量和引起它变化的uGS变化量之比，即常数==uuigDSΔΔGSDm(2.7.1)gm反映了uGS对iD的控制能力，是表征场效应管放大能力的重要参数，单位为西门子（S），一般为几毫西门子（mS）。gm的值与管子的工作点有关。二、极限参数1．最大漏极电流IDMIDM是指管子在工作时允许的最大漏极电流。2.最大耗散功率PDM最大耗散功率PDM＝uDSiD，其值受管子的最高工作温度的限制。3．漏源击穿电压U（BR）DS它是漏、源极间所能承受的最大电压，即uDS增大到使iD开始急剧上升(管子击穿)时的uDS值。4．栅源击穿电压U（BR）GS它是指栅、源极间所能承受的最大电压。uGS值超过此值时，栅源间发生击穿。三、使用注意事项（1）场效应管的漏极和源极一般可互换，但有的MOSFET出厂前已将源极9与衬底互连，则不能互换。（2）JFET的栅源极之间必须加反偏电压，以保证有高的输入电阻。（3）MOSFET应防止栅极悬空，以免产生高的感应电压而击穿绝缘层，故在保存时应将栅源极间短接。（4）MOSFET焊接时所用电烙铁外壳必须接地，应在焊接时将烙铁拔离交流电源后再焊接。2.7.5场效应管偏置电路和三极管放大电路一样，场效应管放大电路也应由偏置电路提供合适的偏压，建立一个合适而稳定的静态工作点，使管子工作在放大区。另外，不同类型的场效应管对偏置电压的极性有不同的要求，详见表2.7.1。一、自偏压电路图2.7.5自偏压电路图2.7.5所示是N沟道耗尽型MOS管构成的共源极放大电路的自偏压（Selfbiasvoltage）电路。图中，漏极电流在Rs上产生的源极电位US=IDRs。由于栅极基本不取电流，Rg上没有压降，栅极电位UG=0，所以栅源电压UGS＝UG－US＝－IDRs(2.7.2)可见，这种栅偏压是依靠场效应管自身电流ID产生的，故称为自偏压电路。显然，自偏压电路只能产生反向偏压，所以它仅适用于耗尽型MOS管和JFET管，而不能用于UGS≥UGS(th)时才有漏极电流的增强型MOS管。二、分压式自偏压电路图2.7.6所示是分压式自偏压电路，它是在自偏压电路的基础上加接分压电阻后组成的。这种偏置电路适用于各种类型的场效应管。10为增大输入电阻，一般Rg3选得很大，可取几兆欧。静态时，源极电位US=IDRs。由于栅极电流为零，Rg3上没有电压降，故栅极电位VRRRUUDDg2g1g2GG+==′则栅偏压RIVRRRUUUsDDDg2g1g2SGGS−+=−=(2.7.4)图2.7.6分压式自偏压电路由上式可见，适当选取Rg1、Rg2和Rs值，就可得到各类场效应管放大工作时所需的正、零或负的偏压。*2.7.6场效应管放大电路性能指标估算见教材(略)3.1.3差动电路的动态分析与共模抑制比差动电路有两个输入端、两个输出端，它具有双端输入双端输出与双端输入单端输出、单端输入双端输出、单端输入单端输出四种组态。1．双端输出电路动态分析及共模抑制比双端输入双端输出电路如图3.1.3（a）所示。当差模信号单独作用的情况下，可画出差模交流通路如图3.1.3（b）所示。因流过eR的电流21EEii−=，对差模信号电阻eR值等效为零。而21ccuu−=，即差模信号输入时，LR两端电压向相反方向变化，故LR中点电压相当于交流接地。由图3.1.3(b)可求得11beb1Lu1id1od1id2id1od2od1idodud22rRRAuuuuuuuuA+′−===−−==β(3.1.11)式中，odu为双端输出时差模输出电压，它等于两管输出信号电压之差；1uA为单管共射电路电压放大倍数；)2///(LC/LRRR=。式（3.1.11）说明双端输出差动当大电路的电压放大倍数与单管共射放大电路的电压放大倍数相同。（a）（b）（c）图3.1.3双端输入双端输出差动电路（a）电路原理图（b）差模交流通路（c）共模交流通路图3.1.3（a）所示电路其共模交流通路如图3.1.3（c）所示。因在输入共模信号时，流过eR中的电流为2Ei，发射极电阻等效为2eR。电路完全对称，在输入共模信号时，总有21ccuuΔ=Δ，LR中没有电流流过，可视为开路，故0==icocucuuA（3.1.12）从上式可知，差动放大电路对共模抑制信号具有抑制作用，为反映电路对共模信号的抑制能力，引入共模抑制比CMRK的概念，CMRK定义为ucudCMRAAK=或ucudCMRlg20AAK=（3.1.13）KCMR越大，差动放大电路的抑制共模信号的能力越强。在理想情况下，双端输出差动电路的∞→CMRK。2.单端输出电路的共模抑制比双端输入单端输出电路及其差模交流通路、共模交流通路如图3.1.4所示。12（a）（b）（c）图3.1.4双端输入单端输出电路（a）电路原理图（b）差模交流通路（c）共模交流通路分析表明，该电路的共模抑制比为bebeCMRrRRK+=β（3.1.14）上式表明，Re越大，对共模信号的抑制能力越强。单端输入双端输出、单端输入单端输出差动电路分析方法与双端输入相同。[例3.1.2]见教材P90页。3.2.1线电路名词解释线电路是指在一