ProASIC3内核介绍

版板所有©广州周立功单片机发展有限公司2007——周立功Actel产品线ProASIC3内部架构介绍版板所有©广州周立功单片机发展有限公司2007结构存储器资源时钟资源内核介绍整体概述加密设置版板所有©广州周立功单片机发展有限公司2007结构存储器资源时钟资源内核介绍整体概述加密设置版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍ProASIC系列密度10,00030,000100,0001M2M4M复杂度等同于CPLD主流FPGA增强型FPGAProASICPLUSProASICProASIC3ProASIC3E版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍芯片的命名规则A3P250-1PQG208I器件的类型速度级别封装类型温度级别无铅封装，空白表有铅封装引脚数速度级别空白=标准速度1=比标准速度快15%2=比标准速度快25%3=比标准速度快35%F=比标准速度慢20%P=比标准速度快30%温度级别C或空白=商业级I=工业级A=汽车级M=军工级版板所有©广州周立功单片机发展有限公司2007ProASIC3/E系列A3P015A3P030A3P060A3P125A3P250A3P400A3P600A3P1000A3PE600A3PE1500A3PE3000M1A3P250M1A3P600M7/MA3P1000M1A3PE1500M1A3PE3000系统门密度15K30K60K125K250K400K600K1M600K1.5M3MVersaTile3847681,5363,0726,1449,21613,82424,57613,82438,40075,264RAM容量（1024bits）------------18363654108144108270504FlahROM(bits)1k1k1k1k1k1k1k1k1k1k1k(AES)ISPNoNoYesYesYesYesYesYesYesYesYesPLL--------------111111666全局网络数66181818181818181818I/OBanks22224444888I/O电平标准Std&HotSwapStd&HotSwapStd,+Std,+Std,+/LVDSStd,+/LVDSStd,+/LVDSStd,+/LVDSProProPro温度等级C,IC,IC,I,TC,I,TC,I,TC,IC,IC,I,TC,IC,IC,I用于重要信息的存储和设置6条全局网络，12条象限全局网络ProASIC3内核介绍选型表版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍Flash开关特性位选1位选2浮栅门输入输出字线选择开关存储Flash开关位线位线字线ABVCCVCCSRAM开关一个开关只需要两个晶体管组成，而SRAM架构需要4～6个晶体管；功耗低，与SRAM工艺相比具有更小阻抗和容性负载；可重复编程且非易失。版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍FlashFPGA优势在系统编程非易失非常低的功耗上电即可运行FlashLock、AES加密固件错误免疫低系统成本FlashFPGA版板所有©广州周立功单片机发展有限公司2007结构存储器资源时钟资源内核介绍整体概述加密设置版板所有©广州周立功单片机发展有限公司2007CCCCCCCCCCCCCCCCCCRAMRAMISPAES解密FlashROM电荷汞RAMRAMRAMRAMRAMRAMI/OBank0I/OBank3I/OBank4I/OBank2I/OBank1I/OBankA3P030~A3P125：2；A3P250~A3P1000:4支持多种电压的输入和不同I/O电平标准SRAM和FIFOSRAM的最大容量达到504Kbit;每个SRAM模块都含有一个FIFO控制器，配置成同步FIFOProASIC3内核介绍结构特点FlashROM含有1Kbits片内用户可访问的非易失FlashROM时钟资源CCC南北两侧的CCC是不带有PLL的，只有东西两侧的CCC含有PLL版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍逻辑单元VersaTileFPGA最小可操作单元SRAM架构的FPGA：一般由一个D触发器和一个查找表组成；LUT_4DFFData1Data2Data3Data4DENACLRNQCinClockEnaClr寄存器输出寄存器反馈寄存器输入寄存器级联信号SloadSclearSRAMFPGA查找表用于实现组合逻辑；D触发器实现时序逻辑；查找表和触发器是硬线连接不能分开使用。版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍逻辑单元VersaTileFPGA最小可操作单元SRAM架构的FPGA：一般由一个D触发器和一个查找表组成；Flash架构的FPGA：内部结构不固定，可根据编程开关来改变；DFFY带清零或置位D触发器DFFY带清零和使能D触发器LUT-3三输入查找表LatchY带清零或置位的锁存器版板所有©广州周立功单片机发展有限公司2007DFN1C1DataCLKCLROutDQEN逻辑单元VersaTile当逻辑单元VersaTile用作带使能端的D触发器，置位或者清零信号只能通过全局网络来驱动。Warning:CMP503:Remapped612enableflip-flop(s)toa2-tileimplementationbecausetheCLR/PREpinontheenableflip-flopisnotbeingdrivenbyaglobalnet.普通网络ProASIC3内核介绍逻辑单元VersaTile版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍四种布线资源Actel有七层布线结构，下面3层为金属走线，上面4层才是布线资源。高速的超长线资源有效长线资源超快速的局部连线资源高新能全局网络四种布线资源版板所有©广州周立功单片机发展有限公司2007输入线用于相连逻辑单元的互连，允许每个VersaTile的输出与8个相邻VersaTile的输入直接相连，速度非常快。高速的超长线资源有效长线资源超快速的局部连线资源高新能全局网络四种布线资源LLLLLLLLL输入输出超快局部连线ProASIC3内核介绍四种布线资源版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍四种布线资源提供较远距离和较高扇出的布线方案，这些布线资源可以跨越1个、2个或4个VersaTile，沿垂直和水平方向走线。高速的超长线资源有效长线资源超快速的局部连线资源高新能全局网络四种布线资源跨越1个VersaTile跨越2个VersaTile跨越4个VersaTile版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍以最小的延时跨越整个器件，垂直方向可以跨越正负12个VersaTile，水平方向上可以跨越正负16个VersaTile。高速的超长线资源有效长线资源超快速的局部连线资源高新能全局网络四种布线资源四种布线资源版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍应用于需要低偏斜、低延时、低抖动、高扇出的网点。全局网络分为片上全局网络和象限全局网络。高速的超长线资源有效长线资源超快速的局部连线资源高性能全局网络四种布线资源363633333336363636363696条片上全局网络12条象限全局网络四种布线资源版板所有©广州周立功单片机发展有限公司2007结构存储器资源时钟资源内核介绍整体概述加密设置版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍时钟调整电路CCC简单CCC带PLL的CCC实现简单延时、移相和连接全局网络简单CCC功能+(分频、倍频)时钟调整电路用于对时钟信号的调整，可以实现对输入信号的分频、倍频、移相和延时等操作，主要应用于高速、多时钟、高性能场合。版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍时钟调整电路CCC静态PLLCLKAnmPLL270O180O90O0OuD2D1vwD2D1D2GLAGLBYBGLCYC输出延时输出延时输出延时输出延时输出延时固定延时系统延时反馈延时D1D1=第一种可编程的延时类型D2=第二种可编程的延时类型PWRDWN静态PLL组成PLL模块；3个相位选择器；6个可编程延时和一个固定延时模块；5个可编程的分频器PLL的输入频率范围：1.5MHz~350MHz,输出频率范围：0.75MHz~350MHz版板所有©广州周立功单片机发展有限公司20073个全局I/O3个全局I/O3个全局I/OCCC功能模块上到全局网络A上到全局网络B上到全局网络C三选一三选一三选一ProASIC3内核介绍时钟调整电路CCCCCC输入专用的全局I/O管脚作为输入外部的任意I/O作为输入内部的逻辑作为输入每个CCC管辖的全局管脚有9个；3个全局I/O3个全局I/O3个全局I/OCCC功能模块版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍时钟调整电路CCCCCC输入专用的全局I/O管脚作为输入外部的任意I/O作为输入内部的逻辑作为输入每个CCC管辖的全局管脚有9个；外部的任意I/O通过PLLINT连接到(CLKA、CLKB或CLKC)需要通过PLLINT宏输入到CCC3个全局I/O3个全局I/O3个全局I/OCCC功能模块上到全局网络A上到全局网络B上到全局网络C三选一三选一三选一3个全局I/O3个全局I/O3个全局I/OCCC功能模块版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍时钟调整电路CCC带PLL的CCC位于ProASIC3的西侧有一个PLL，对于带有PLL的CCC是完全可配置的。一般常用的两种方法是：静态方式配置动态方式配置通过软件生成配置数据，而后下载到器件对CCC进行配置生成带有PLL的CCC模块时留有配置的接口MODE等于1，静态方式MODE等于0，动态配置版板所有©广州周立功单片机发展有限公司2007ProASIC3内核介绍全局网络管理PDC文件约束把普通的网络提升到全局网络assign_global_clock-netnetname在Designer中进行编译CLKINT会自动被加入提升一个网络到象限全局assign_quadrant_clock–netnetname–quadrant[UR|UL|LR|LL]如果被提升的网络为普通网络那么他会通过CLKINT桥接到象限全局上把全局网络变为普通的网络unassign_global_clock–netnetname注意：假如我们想把某一个端口连接的网络进行约束，这个端口的名字要取综合后的它所对应的名字版板所有©广州周立功单片机发展有限公司2007结构存储器资源时钟资源内核介绍整体概述加密设置版板所有©广州周立功单片机发展有限公司2007RCLKWDWCLKResetRBLKRENESTOPWBLKWENFSTOPRD[17:0]WD[17:0]RCLKWCLKRADD[J:0]FRENFWENCNT12ECNT12EWADD[J:0]RENWENRPIPERW[2:0]WW[2:0]FULLFULLAEMPTYEMPTY=AEVALAFVALRDProASIC3内核介绍SRAM和FIFOSRAM内部架构每个SRAM内部都带有硬件的FIFO控制器SRAM的工作频率最大可以达到350MHzSRAM的存储量最大为504kbit具有独立的读写引脚，读写数据的参数可以通过SmartGen手动配置版板所有©广州周立功单片机发展有限公司2007Pr