搜索
0BAppSim实时开发平台宣传手册1B1AppSim开发平台简介AppSim实时半实物仿真平台，集成了MATLAB/Simulink软件，支持多种CPU、DSP以及FPGA等硬件的快速原型开发系统，为用户提供了一个从算法仿真到硬件实现的系统级开发方案，并提供模型级调试、软硬件协同仿真、工程成果在线验收与共享等多种开发功能和管理机制。它可以帮助工程师轻松将基于Matlab/Simulink的仿真模型与实际设备相连（Hardware-in-loop），共同进行精确高效的实时仿真。5B1.1AppSim平台支持目标z实时操作系统QNXRT-Linuxz处理器芯片通用多核处理器IntelCPUTIDSPXilinxFPGAz总线及接口PCIPCIecPCIUSBRS232/422/485TCP/IPUDP/IPz硬件结构1.X86多核服务器+PCIE卡+嵌入式接口箱2.cPCI机箱+DSP/FPGA处理板+嵌入式接口箱6B1.2AppSim平台特点z支持多路多核X86服务器；z支持CPU/DSP/FPGA在MATLAB/Simulink下建模；z支持QNX、RTLinux实时操作系统；z支持基于网络的在线调参；z支持模型分割（提供数据接口模块，模型互联）；z支持基于共享内存的多核上多模型并行同步运行；z支持凌华、研华等PCI，cPCI总线的A/D、D/A、I/O板卡，从而实现与实物设备互联（低速）；z支持Xilinx原厂V5、V6、S6等系列PCIE板卡，多台X86仿真机互联（高速），从而实现内存共享，并可作为协处理器加速运算；z支持自定义总线的嵌入式接口箱，实现A/D、D/A、I/O路数扩展板卡。开发流程创建系统模型自动代码生成编译代码下载运行在线调参结果回显平台架构：优点¾模块化和独立性：各个功能板卡既可独立工作，又能够通过高速数据交换板多板互联，提高系统并行处理性能。¾开放性和可重构性：开放式的硬件结构使得可以根据用户需求进行方案灵活配置，整套系统具有良好的扩展性，可以适应不断变化的应用环境和变化需求。¾集成性：整个系统采用统一的cPCI标准，为各个功能组件提供统一的数据交互接口，实现组件之间高速有效的协同工作。主要特点主要特点：开发即实现¾包含了最基本的模型化开发功能,在算法设计的同时完成系统软硬件的实现。一键Build自动代码生成编译下载运行一键Run建立模型¾采用图形化建模搭配自动代码生成工具，算法工程师一旦完成模型的搭建，AppSim会自动地将Simulink模型转化为针对特定目标板卡的可执行代码，并自动完成编译、下载、运行等流程。实现算法设计到硬件实现的无缝衔接；¾基于AppSim自动代码生成机制实现的代码可以直接用于产品，并且提供程序烧写组件，一旦完成模型的设计和测试之后，可以立即将代码烧写到硬件作为原型样机使用。¾包含了最基本的模型化开发功能,在算法设计的同时完成系统软硬件的实现。一键Build自动代码生成编译下载运行一键Run建立模型¾包含了最基本的模型化开发功能,在算法设计的同时完成系统软硬件的实现。一键Build自动代码生成编译下载运行一键Run建立模型主要特点：开发即测试¾提供离线仿真测试、硬件在环仿真测试、实际运行测试，及时发现模型设计中存在的错误，能更好地保证最终的产品质量。离线仿真测试硬件在环仿真测试实际运行测试¾离线仿真测试和硬件在环仿真测试可以使开发者在模型设计阶段，对系统的运行进行不同级别的仿真模拟，这样可以在模型设计时，及早地发现模型中存在的问题，从而加以改正，提高模型设计的准确性和可靠性。¾AppSim还支持将模型下载到实际硬件中进行运行测试，这样可以发现在仿真测试阶段不能发现的问题，从而进一步保证最终产品设计的质量。主要特点：开发即验收¾平台集成了SVN管理功能，开发者完成相应的子系统设计后，可以将模块、模型和源代码发布到服务器上，由服务器统一编译并进行性能测试，验收开发者工作成果。MDES Studio开发机MDES Studio开发机MDES Studio开发机MDES 服务器数据记录文件存储提交下载下载统一编译、测试、验收主要特点：开发即积累¾平台提供模块封装功能，开发人员可以把自己开发的驱动程序、设计的算法封装成MATLAB算法模块，形成通用的算法模块库，并通过服务器进行存储和管理，以便于后续调用，有利于开发成果的积累。硬件接口驱动算法程序硬件接口驱动算法程序MDES StudioMATLAB模块MDES 服务器提交MDES Studio下载新算法模型模块封装功能示意图7B1.3AppSim平台系统结构系统整体硬件结构如图所示，区分为上位机和处理箱及接口箱3部分，其中上位机安装windowsXP/VISTA/7操作系统，用于运行实时仿真管理软件AppSim和模型开发软件Matlab/Simulink开发平台。使用TCP/IP与处理箱之间通信，实现仿真过程的管理和监控。处理箱和接口箱之间使用PCIe总线直接连接，实现实时数据的快速传递和分发。模型运算量比较大的时候，可以多台处理器之间同过IEEE1394firewire级联同步运行，实现分布式多机并行仿真，IO数量比较多的时候，还可以一台处理器扩展多台IO接口箱。处理接口I/O待测实物设备TCP/IPPCIeWindo1.3.1软件架构开发组件及流程示例：MATLAB/Simulink：完成系统的算法设计、自动代码生成、软硬件系统仿真等工作。CodeComposerstudio：完成DSPC代码的编译、调试等工作。ISE：完成FPGAHDL硬件描述语言的综合、实现等工作。AppSim工作原理的核心思想是基于Simulink算法模型快速生成可执行的C代码和HDL硬件描述语言，实现上层设计与硬件实现的无缝衔接。基于模型化设计的系统实现AppSim提供基于模型化设计的系统开发工具，该工具集成了MATLAB/Simulink、CodeComposerstudio、ISE开发环境作为其Engineer。处理器多路多核X86CPU；DSP/FPGA；操作系统QNX；RT-Linux编程语言C；VHDL；模型创建模块：后台调用Simulink建模环境工作针对不同的硬件目标创建Simulink算法模型完成算法设计的离线仿真开发模块：实现模型到C代码、HDL语言的自动生成完成C代码的自动编译、HDL语言的自动综合与实现完成可执行代码自动下载到硬件、控制程序的执行、停止2B2AppSim软件介绍AppSIM采用图形化建模搭配自动代码生成工具，算法工程师一旦完成模型的搭建，AppSIM会自动地将Simulink模型转化为针对特定目标板卡的可执行代码，并自动完成编译、下载、运行等流程。实现算法设计到硬件实现的无缝衔接；基于AppSIM自动代码生成机制实现的代码可以直接用于产品，并且提供程序烧写组件，一旦完成模型的设计和测试之后，可以立即将代码烧写到硬件作为原型样机使用。仿真结果监控与在线调参模块：实现硬件仿真运算结果的监控与数据回显实现在线调整参数，反复优化系统性能成果提交与知识管理模块：实现工程模型的在线上传实现模型的版本管理实现工程的规范化管理8B2.1软件功能核心功能如下：¾包含了最基本的模型化开发功能,在算法设计的同时完成系统软硬件的实现。一键Build 自动代码生成编译 下载 运行 一键Run 建立模型 模型分割模型分割机制能完成顶层模型的自动分割，并自动插入通信模块，实现子模型之间的通信，并分布到不同的同构或异构处理器上运行，。该机制有效解决了复杂系统的分布式模型化设计，使得AppSIM满足大型应用系统的设计需求。 顶层模型 模块封装：AppSIM模块封装机制为开发者提供了一种将已有C代码快速嵌入到Simulink图形化界面中的方案，使得AppSIM图形化开发环境能够有效继承已有C代码，提高其复用能力。AppSIM模块封装机制也为开发者提供知识成果的积累方案，利用此机制将成熟的C代码封装成图形化的Simulink模块，供以后的项目使用，可读性和可重用性都将大大提高。 生成Block文件 ¾Step1.新建Block模块¾Step2设置封装参数模型测试选择相应函数 分配函数的参数 添加源文件、头文件、以及库路径函数预览 保存设置 封装操作 最终产生的模块模块封装输出信息 ¾Step3完成封装模型测试AppSIM提供模型运行测试机制，能实时监控模型的仿真步长、CPU运行步长、以及系统开销等。AppSIM模型运行测试机制能够实时提取和记录整个系统的运行性能参数，并传送给上位机显示，为设计者监控系统运行情况和优化系统设计提供解决方案。3B3AppSim硬件介绍9B3.1嵌入式机箱借用RJ45头子将背板输出端口映射到前面板方便的对每通路信号进行监测使用标准网线分接出示波器BNC接头机箱正面（监视界面）背面包含与FPGA连接的自定义总线DB78数据线接口、电源，开关以及标准DB37接口所有同仿真机交互的外部电信号均通过此接口连接机箱背面（接线端子）10B3.2PC部分服务器多CPU多核服务器，提供强大的计算能力X86结构的服务器机箱内置双CPU服务器主板，配置intel迅驰3.3GHz以上主频多核CPU，目前标准配置为双CPU，每个CPU包含6核。客户也可以根据自己的需要进行定制。11B3.3信号调理部分主要包含多通道模拟数字转换卡，多通道数字模拟转换卡，多通道数字信号输入输出卡，以上板卡均可以实现严格的同步工作。3.3.1FPGA信号处理板主控FPGA为一片Xilinx公司的V5系列，在本系统中主要实现外设与CPU之间的桥接和数据转发工作。也可以把部分的模型做成FPGA的实时代码放在FPGA上运行，同CPU模型之间实时的数据交互，实现联合仿真。3.3.2AD板卡GL_AD_CCE2.1.0 Analog Input ModuleSimultaneous 16‐channel, 16‐bit Analog Input with Signal Conditioning¾Up to 16 differential analog Input channels, one 16‐bit ADC per channel¾Simultaneous sampling on all channels¾Up to 500 kS/s update rate per channel, Total throughput of 8 MS/s¾Independent programmable ranges from +/‐100 mVolt to +/‐16 Volt, with softwarecalibration (gain and offset)¾On‐board signal conditioning¾Library of drag‐and‐drop blocks for Simulink™3.3.3DA板卡GL_DA_CCE2.1.0 Analog Output ModuleSimultaneous 16‐channel, 16‐bit Analog Output with Signal Conditioning¾Up to 16 analog output channels, One 16‐bit DAC per channel¾Simultaneous output on all channels¾1 MS/s max. update rate per channel¾Total throughput of 16 MS/s for 16 channels¾Voltage ranges of+/‐16 Volts¾On‐board signal conditioning¾Outputs short‐circuit protected at 30 mA¾Library of drag‐and‐drop blocks for Simulink™3.3.4DI数字输入GL_DIN_CCE2.1.0 Optically Isolated 32 Di