《电工学》_秦曾煌主编第六版下册 电子技术 门电路和组合逻辑电路

(1-0)第二十章门电路和组合逻辑电路(20-1)第二十章门电路和组合逻辑电路§20.1脉冲信号§20.2基本门电路及其组合§20.3TTL门电路§20.4CMOS门电路§20.5逻辑代数§20.6组合逻辑电路的分析和综合§20.7加法器§20.8编码器§20.9译码器和数字显示§20.10数据分配器和数据选择器§20.11应用举例(20-2)数字信号和模拟信号电子电路中的信号模拟信号数字信号随时间连续变化时间和幅度都是离散的例：正弦波信号、锯齿波信号等。例：产品数量的统计、数字表盘的读数、数字电路信号等。(20-3)模拟信号tV(t)tV(t)数字信号高电平低电平上升沿下降沿(20-4)模拟电路主要研究：输入、输出信号间的大小、相位、失真等方面的关系。主要采用电路分析方法分析，动态性能用微变等效电路分析。模拟电路:晶体管一般工作在线性放大区；数字电路:晶体管工作在开关状态，即工作在饱和区和截止区。数字电路主要研究：电路输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用状态表、逻辑表达式及波形图表示。模拟电路与数字电路比较1.电路的特点2.研究的内容(20-5)模拟电路研究的问题基本电路元件:基本模拟电路:•晶体三极管•场效应管•集成运算放大器•信号放大及运算(信号放大、功率放大）•信号处理（采样保持、电压比较、有源滤波）•信号发生（正弦波发生器、三角波发生器、…）(20-6)数字电路研究的问题基本电路元件：基本数字电路：•逻辑门电路•触发器•组合逻辑电路•时序电路（寄存器、计数器、脉冲发生器、脉冲整形电路）•A/D转换器、D/A转换器(20-7)两个数字系统实例请见书：P215~216(20-8)常见脉冲信号§20.1脉冲信号矩形波尖顶波(20-9)实际的矩形波实际的矩形波参数脉冲幅度：A脉冲上升沿：tr脉冲下降沿：tf脉冲宽度：tp脉冲周期：T脉冲频率：f0.9A0.5A0.1AAtttTPrf(20-10)+3V+3V-3V-3V0003正脉冲负脉冲正脉冲和负脉冲正脉冲：脉冲跃变后的值初始值负脉冲：脉冲跃变后的值初始值(20-11)放大状态：IC=βIB晶体管的开关作用TICIBecbecbsecbs饱和状态:βIBIC(sat)截止状态：IC≈0开关闭合开关断开开关闭合开关断开Si：Uce=0.3VGe：Uce=0.1V(20-12)100VVcc在数字电路中，电压值为多少并不重要，只要能判断高低电平即可。K开------VO输出高电平，对应“1”。K合------VO输出低电平，对应“0”。VOKVccR高电平：V低电平：V可用三极管代替(20-13)R1R2AF+UccuAtuFt+Ucc0.3V三极管的开关特性(20-14)在数字电路中，我们研究的是电路的输入和输出之间的逻辑关系，所以数字电路又称逻辑电路，而相应的研究工具是逻辑代数（布尔代数），其基本逻辑关系为：与、或、非。§20.2基本门电路及其组合§20.2.1逻辑门电路的基本概念(20-15)在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即：“0”和“1”，中间值没有任何意义。“0”和“1”只表示两个对立的逻辑状态。如电位的高低、开关的开合等。(20-16)在逻辑电路中，只有两种相反的工作状态，即高电平和低电平，通常用“1”表示高电平、用“0”表示低电平。这种表示方法即为所谓的正逻辑系统。若用“0”表示高电平、用“1”表示低电平，即为所谓的负逻辑系统。一般均采用正逻辑系统。10只要能判断高低电平即可(20-17)在数字电路中，门电路是最基本的逻辑元件，其输入和输出间存在一定的逻辑关系，它是和基本逻辑关系相对应的电子电路，主要有：与门、或门、与非门、或非门、异或门等。(20-18)（1）“与”逻辑A、B、C条件都具备时，事件F才发生。EFABC&ABCF逻辑符号基本逻辑关系：(20-19)逻辑表达式F=A•B•CAFBC00001000010011000010101001101111状态表规定:开关合为逻辑“1”；开关断为逻辑“0”；灯亮为逻辑“1”；灯灭为逻辑“0”特点：有0则0,全1则1与逻辑运算规则0•0=00•1=01•0=01•1=1逻辑与或逻辑乘(20-20)（2）“或”逻辑A、B、C有一个或一个以上条件具备时，事件F就发生。1ABCF逻辑符号AEFBC(20-21)逻辑表达式F=A+B+CAFBC00001001010111010011101101111111状态表规定:开关合为逻辑“1”；开关断为逻辑“0”；灯亮为逻辑“1”；灯灭为逻辑“0”特点：有1则1,全0则0或逻辑运算规则0+0=00+1=11+0=11+1=1逻辑或或逻辑加(20-22)（3）“非”逻辑A条件具备时，事件F不发生；A不具备时，事件F发生。逻辑符号AEFRAF(20-23)状态表规定:开关合为逻辑“1”；开关断为逻辑“0”；灯亮为逻辑“1”；灯灭为逻辑“0”特点：1则0,0则1逻辑非逻辑反逻辑表达式AF非逻辑运算规则0110AF0110(20-24)（4）几种常用的逻辑关系“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。CBAF与非：条件A、B、C都具备，则F不发生。&ABCF(20-25)CBAF或非：条件A、B、C任一具备，则F不发生。BABABAF异或：条件A、B有一个具备，另一个不具备则F发生。同或：条件A、B同时具备或同时不具备，则F发生。BABABAAFOB=ABF=1ABF1ABCF(20-26)二极管与门FD1D2AB+12VuAuBuF0(0V)0(0V)0(0.3V)0(0V)1(3V)0(0.3V)1(3V)0(0V)0(0.3V)1(3V)1(3V)1(3.3V)设：二极管的导通压降为0.3伏。§20.2.2分立元件基本逻辑门电路一、二极管“与”门电路(20-27)二极管或门uAuBuF0(0V)0(0V)0(-0.3V)0(0V)1(3V)1(2.7V)1(3V)0(0V)1(2.7V)1(3V)1(3V)1(2.7V)FD1D2AB-12V二、二极管“或”门电路(20-28)R1DR2AF+12V+3V三极管非门uAuF1(3V)0(0.3)0(0V)1(3.3)嵌位二极管设：三极管的饱和压降为0.3V三、晶体管“非”门电路(20-29)R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门与非门(20-30)1.体积大、工作不可靠。2.需要不同电源。3.各种门的输入、输出电平不匹配。分立元件门电路的缺点(20-31)例：根据输入波形画出输出波形ABY1有“0”则“0”，全“1”则“1”&ABY11ABY2Y2有“1”则“1”，全“0”则“0”(20-32)与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据的电路内部结构，可分为DTL、TTL、HTL、MOS管集成门电路等。§20.3TTL门电路(20-33)TTL与非门CBAF§20.3.1TTL与非门电路多发射极晶体管+5VFR4R2R1T2R3T3DT1T4b1c1ABC(20-34)EEEEEEBBCCRR12312311集成电路中的多发射晶体管(20-35)+5VFR4R2R1T2R3T3DT1T4b1c1ABC“0”1V不足以让T2、T4导通三个PN结导通需2.1V1.任一输入为低电平“0”（0.3V）时T2、T4截止(20-36)“0”1Vuouo=5–uR2-ube3-uD3.6V输出为高电平！负载电流（拉电流）+5VFR4R2R1T3DT1b1c1ABC(20-37)+5VFR4R2R1T2R3T3DT1T4b1c1ABC2.输入全为高电平（3.6V）时“1”全导通电位被嵌在2.1V1V截止全反偏(20-38)+5VFR2R1T2R3T1T4b1c1ABC饱和uF=0.3V输出为低电平！ABCF全反偏“1”负载电流（灌电流）(20-39)74LS00、74LS20管脚排列示意图&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)(20-40)u0(V)ui(V)123UOH(3.6V)UOL(0.3V)传输特性曲线u0(V)ui(V)123UOH“1”UOL“0”阈值UT=1.4V理想的传输特性输出高电平输出低电平TTL与非门的特性和技术参数(20-41)1.输出高电平UOH、输出低电平UOLUOH2.4VUOL0.4V便认为合格。典型值：UOH=3.6VUOL0.3V。2.阈值电压UTuiUT时，认为ui是低电平。uiUT时，认为ui是高电平。典型值：UT=1.4V(20-42)3.扇出系数NO带同类门的最大数目。TTL与非门NO≥8。4.平均传输延迟时间tuiotuoo50%50%tpd1tpd2)(2121pdpdpdttt(20-43)5.输入高电平电流IIH和输入低电平电流IIL当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为输入高电平电流IIH（A）。当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为输入低电平电流IIL（mA）。(20-44)1.悬空的输入端相当于接高电平。2.为了防止干扰，可将悬空的输入端:若与门接高电平；若或门接低电平。TTL与非门的典型数据请见：P237(20-45)+5VFR4R2R1T2R3T3DT1T4b1c1ABCTTL与非门电路E--控制(使能)端§21.3.2三态输出与非门电路DEE三态：高电平、低电平高阻态(20-46)输出高阻态0E1EABF功能表输出高阻态1E0EABF功能表低电平有效高电平有效符号&ABFEEN符号&ABFEEN(20-47)&CF33EEN若将E1、E2、E3轮流接入高电平，则可把不同数据（A、B、C）分时送至总线。公用总线０１０利用三态门实现总线传输&AF11EEN&BF22EEN(20-48)§20.3.3集电极开路与非门电路(OC门)问题的提出因普通TTL与非门的输出端不允许直接并联使用，故需改进电路。+5V+5VRRTTTYY101234444DT3D(20-49)+5VFR4R2R1T2R3T3DT1T4b1c1ABC集电极开路与非门的构成TTL与非门OC门无T3、D集电极悬空(20-50)使用时输出端需接一上拉负载电阻RL及电源RLUCC+5VFR2R13kT2R3T1T4ABC&符号(20-51)OC门可以实现“线与”功能F=F1F2F3输出级UCCRLT4T4T4F任一管导通：F=0全部管截止：F=1RL&&&UCCF1F2F3F(20-52)一、基本运算法则A+0=AA+1=11AAAAA0AAAAAAA§20.5逻辑代数§20.5.1逻辑代数运算法则A·0=0·A=0A·1=A(20-53)普通代数不适用!二、基本代数规律交换律结合律分配律A+B=B+AA·B=B·AA+(B+C)=(A+B)+C=(A+C)+BA·(B·C)=(A·B)·CA(B+C)=A·B+A·CA+B·C=(A+B)(A+C)(20-54)CDABFEDABCDAB)(例如：三、吸收规则1.原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A·1=A被吸收(20-55)2.反变量的吸收：BABAA证明：BAABABAABAAABA)(DCBCADCBCAA被吸收例如：(20-56)3.混合变量的吸收：CAABBCCAAB证明：BCAACAABBCCAAB)(CAABBCAABCCAABCAABBCCAABBCDBCCAABBCD