哈工大2013年数电期末试题+答案

哈工大2013年秋季学期数字电子技术基础试题（A）题号一二三四五六七八总分分数第1页（共10页）班号学号姓名一、选择与填空（共9分）1．函数表达式Y=CDCBA，则其对偶式为（不必化简）：Y'=。2．图1-2为CMOS工艺数字逻辑电路，写出F的表达式：F=。XAΩ100BFo/mVuIu800mV400mV600mV500mV图1-2图1-33．图1-3为（逐次逼近型、双积分型、流水线型）A/D转换器的转换示意图，转换结果为。4．对于一个8位D/A转换器，若最小输出电压增量为0.01V，当输入代码为01001101时，输出电压uo=V，分辨率=。5．已知时钟脉冲频率为fcp，欲得到频率为0.25fcp的矩形波，哪种电路一定无法实现该功能（）A．四进制计数器；B．四位二进制计数器；C．单稳态触发器；D．施密特触发器。6．用555定时器构成的单稳态触发器，在3管脚OUT端获得稳态输出时，电路内部与7管脚连接的放电管VT工作在区。A．放大；B．饱和；C．截止7．某EPROM有8条数据线，10条地址线，其存储容量为字节。得分试题：班号：姓名：第2页（共10页）二、简答题。1．电路如图2-1所示。V5CCV，R取值合适，写出F的表达式（不必化简）。AABBF3S2S1S0SRCCV图2-12．卡诺图化简：,,,(0,1,2,3,5,8)PABCDm，(0ABDBCDABC)得分试题：班号：姓名：第3页（共10页）3．在图2-3中，用一片74LS160和一片74LS161，配合必要的逻辑门电路，构成128进制计数器。要求：使用置数方式，且74LS160为低位芯片，74LS161为高位芯片。QD74LS160RCOQCQBQAETEPDCBACRLDCPQDRCOQCQBQAETEPDCBACRLDCP74LS161图2-3三、(10分)一个保险箱有3个按键，当3个键都不按下时，保险箱关闭，不报警；当只有一个按键按下时，保险箱仍关闭，但报警；当有2个按键按下时，保险箱打开，不报警；当三个按键同时按下时，保险箱打开，但要报警。试设计此逻辑电路。要求：输入变量为A、B、C，按键按下取值为“1”，否则取值为“0”。输出变量分别为保险箱开锁信号X和报警信号Y，保险箱打开时X=1，关闭时X=0；报警时Y=1，不报警时Y=0。1．列写真值表，并用输入变量A,B,C最小项和的形式分别表示输出X和Y；2．在图3(a)中，用最小项译码器74LS138和与门实现该逻辑电路；3．在图3(b)中，用双4选1数据选择器74LS153和非门实现该逻辑电路（要求变量A,B接入选择变量输入端）。得分试题：班号：姓名：第4页（共10页）BIN/OCTB1E3E2E1B2B0Y0Y1Y2Y3Y4Y5Y6Y774LS1382DEN1MUX1YD074LS1532YEN21DA1A0D1D2D3D0D1D2D3图3(a)图3(b)试题：班号：姓名：第5页（共10页）四、(7分)电路如图4所示，设电路均为TTL工艺，74LS85为四位数码比较器。其中A4和B4为高位；当[A4A3A2A1]=[B4B3B2B1]时，YA=B=1，否则YA=B=0。1．说明虚线框中电路作为独立电路模块时的功能；2．若希望以[Q4Q3Q2Q1]作为输出，电路构成七进制计数器，则[I4I3I2I1]应取多少？并画出完整的状态转换图，判断电路能否自启动。JKJKQJKQQJKQ(AB)iA4A3A2A1CP8574LSdRdRdRdR(A=B)i(AB)iABA=BABA=BYQ1Q2Q3Q4B4B3B2B1I4I3I2I1图4得分试题：班号：姓名：第6页（共10页）五、由中规模16进制加法计数器74LS163和2/8分频异步计数器74LS93构成的电路如图5所示。(11分)1．给出虚线框内电路中74LS163的输出[QdQcQbQa]的完整状态转换表和完整状态转换图，并说明构成几进制计数器；2．用D触发器和必要的门电路实现虚框内的电路功能，给出驱动方程即可，不必画出电路图；3．若图中时钟CP的频率为1792Hz，计算74LS163的输出Qd的频率和占空比；4．分别计算图中74LS93的输出DQ和AQ的频率。QaQbQcQdCP74LS163EPETDCBALD”“1”“1CPCRQDQCQQACPACPBR0(1)R0(2)74LS93B图5得分试题：班号：姓名：第7页（共10页）六、(12分)由2/5分频异步计数器74LS90和存储器构成的电路如图6(a)所示。1．画出[QDQCQBQA]的状态转换图（画出技术循环内的状态即可）；2．设初始时刻[QDQCQB,QA]=[0000]，给定时钟CP，D3、D2、D1、D0的波形如图6(b)所示。请用A3、A2、A1、A0的与或标准型分别表示D3、D2、D1、D0（按A3A2A1A0的顺序确定最小项编号），并在图6(a)中画出ROM阵列中的存储内容。3．图6(a)中检测电路的输入如图6(b)所示，D3与D2，D1与D0分别为两组方波信号，试设计该检测电路，要求当X接D0、Y接D1时，Z稳定后输出为1；当X接D2，Y接D3时，Z稳定后输出为0。A3A2A1A0D3D2D1D0m0m15地址译码器ENXYZ检测电路QQBQAQDC74LS90CPACPBPCR0(1)R0(2)S9(1)S9(2)m1m2m3m4m5m6m7m8m9m10m11m12m13m14图6(a)得分试题：班号：姓名：第8页（共10页）CPD0123456789101112131415D1D2D3图6(b)试题：班号：姓名：第9页（共10页）七、（6分）1．下列Verilog语言描述的逻辑电路图程序缺少三条语句，请根据图7-1所示的电路图将程序补充完整。（3分）modulecircuit1(clk,Dsr,Q,Qsr);inputclk,Dsr;outputQsr;output[4:1]Q;reg[4:1]Q;regQsr;always@(posedgeclk)begin图7-1endendmodule2．根据下面的Verilog语言描述的电路功能，在图7-2中画出Q的波形（设起始时刻Q为高电平）。（3分）modulecircuit2(Q,clk,rst);inputrst,clk;outputQ;regQ;always@(negdgeclk)beginif(rst)Q=0;elseQ=~Q;endendmodulerstclkQ图7-2得分DsrQ1Q2Q3Q41DC1clkFF11DC1FF21DC1FF31DC1FF4Qsr试题：班号：姓名：第10页（共10页）八、(6分)图8所示是一个时钟发生电路。设触发器的初始状态Q=0。1．分析该电路中虚线框内为何种电路，并指出二极管D1和D2的作用；2．画出图中u1、u2及u3的波形；3．计算u1、u2及u3的时钟频率。1234567855514.3kΩ1000pFu2u3C11JQ1KVCCu10.01μFQD1D214.3kΩ图8得分