比较详细的Altium Designer规则

AltiumDesigner规则使用说明规则模板导入•单击Designrules右键ImportRules如图：规则模板导入•按住Shift选取所有规则点击OK规则模板导入•选择规则文件（rule.RUL）点击打开规则模板导入•跳出对话框•点击YES，规则模板导入成功。主要规则•Clearance设置•Width设置•RoutingViasStyle设置•DifferentialPairsRouting设置•Plane设置•Length_class_设置•AcuteAngle设置Clearance设置•Clearance_poly•Clearance_room_Bga_08mm•Clearance_room_Bga_1mm•Clearance_cf_via•Clearance_cf_pad•Clearance_via_all•Clearance_pad_all•Clearance_cf90_1•Clearance_cf90_2•Clearance_cf100_1•Clearance_cf100_2•Clearance_AllClearance_poly•更改铺铜间距设置（默认20mil）Clearance_room_Bga_08mm•更改安全间距设置（默认4mil，可根据实际情况进行更改）•更改或添加Room名称Clearance_room_Bga_1mm•更改安全间距设置（默认为4mil，可根据实际情况进行更改）•更改或添加Room名称Clearance_via_all•过孔安全间距设置（默认7mil）Clearance_pad_all•焊盘安全间距设置（默认7mil）Clearance_cf90_1•控制90欧姆差分线推挤间距，避免单线推挤时间距发生变化•更改层名和间距（根据阻抗结构图）Clearance_cf90_2•控制90欧姆差分推挤间距，避免单线推挤时间距发生变化•更改层名和间距（根据阻抗结构图）Clearance_cf100_1•控制100欧姆差分推挤间距，，避免单线推挤时间距发生变化•更改层名和间距（根据阻抗结构图）Clearance_cf100_2•控制100欧姆差分推挤间距，，避免单线推挤时间距发生变化•更改层名和间距（根据阻抗结构图）差分信号设置在右侧编辑器第一个下拉选项中选择DifferentialPairseditor点击右下脚的Createfromnets（从网络创建）如图：差分对添加•在差分后缀中分别键入NorP，点击execute（执行);•在差分后缀一般有“N/P”“+/-”“H/L”•确定所有差分后缀的差分添加完毕建立差分组•Design/classes/differentialpairclasses/•根据差分特性阻抗的不同可将差分对分组，一般我们可分为cf100,cf90，每组对应相应的差分对。Clearance_All•全局安全间距设置（默认为7mil）•说明：Clearance_via_all和Clearance_pad_all两条规则激活后，本规则实际是线到线的安全间距规则Clearance设置优先权•优先权默认为如图所示，不要随意改动•需要设置的规则打勾激活Width设置•Width_room_Bga_08mm•Width_room_Bga_1mm•Width_class_clk•Width_class_vcc&gnd•Width_diffPairs_cf90•Width_diffPairs_cf100•Width_signal_50,65,75•Width_allWidth_room_Bga_08mm•更改线宽设置（默认全部最大最小5mil）•更改或添加Room名称Width_room_Bga_1mm•更改线宽设置（默认最大最小7mil）•更改或添加Room名称Width_class_clk•更改特殊信号（时钟）线宽设置（默认最大最小12mil）•更改或添加Netclass名称：clkWidth_class_vcc&gnd•更改电地线宽设置（默认最小10mil）•更改或添加Netclass名称：vcc&gndWidth_diffPairs_cf90•更改90欧差分对应每层线宽（根据阻抗结构图）最大最小值一致Width_diffPairs_cf100•更改100欧差分对应每层线宽（根据阻抗结构图）最大最小值一致Width_signal_50,65,75•对于有多种单线阻抗的。新建相应的class,分别命名为“signal_50”“signal_65”，“signal_75”•根据结构图可更改不同层的线宽Width_all•更改全局线宽（默认最小7mil，最大100mil）Width优先权•可更改优先权（电地优先权最高，其它情况下线宽要求由细变宽，规则优先级由高到低,）•需要设置的规则打勾激活RoutingViasStyle设置•RoutingVias_room_Bga_08mm•RoutingVias_room_Bga_1mm•RoutingVias_allRoutingVias_room_Bga_08mm•更改过孔设置（默认为0.2/0.45mm）•更改或添加Room名称RoutingVias_room_Bga_1mm•更改过孔设置（默认为12/24mil）•更改或添加Room名称RoutingVias_all•更改过孔设置（默认为最小12/24mil最大20/40mil）RoutingViasStyle优先权•无需更改优先权（默认设置）•需要设置的规则打勾激活DifferentialPairsRouting设置•DiffPairsRouting_cf90•DiffPairsRouting_cf100•DiffPairsRouting_allDiffPairsRouting_cf90•更改90欧姆差分在每层对应差分走线间距（根据阻抗结构图）DiffPairsRouting_cf100•更改100欧姆差分在每层对应差分走线间距（根据阻抗结构图）DiffPairsRouting_all•更改差分在每层对应差分走线间距（无阻抗时默认设置）DifferentialPairsRouting优先权•Cf90，cf100规则优先于全局•默认为全激活Plane设置•PlaneConnect_via•PlaneConnect_all•PlaneClearance_via•PlaneClearance_all•PolygonConnect_via•PolygonConnect_allPlaneConnect_via•电源地在plane层过孔全连接(需要时激活）PlaneClearance_via•过孔在Plane层的隔离大小设置（在过孔密度较高的板上可激活）PolygonConnect_via•铺铜过孔全连接(需要时激活）Plane优先权•过孔规则优先于全局规则Length_class_设置•添加class等长规则•更改class内信号的等长误差范围AcuteAngle设置•默认角度为90度•规范走线，辅助检查断线头Thankyou！