【数字电路课件】数字电子技术基础-8

8.1可编程逻辑器件PLD概述8.2可编程只读存储PROM和可编程逻辑阵列PLA8.3可编程逻辑器件PAL和通用逻辑阵列GAL第八章可编程逻辑器件连接线与点增多抗干扰下降传统的逻辑系统，当规模增大时（SSIMSI)焊点多，可靠性下降系统规模增加成本升高功耗增加占用空间扩大从逻辑器件的功能和使用方法看，昀初的逻辑器件全部采用标准通用片，后来发展到采用用户片和现场片。通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变其内部功能。通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器等逻辑器件和随机读写存储器件。用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的，但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专用集成电路(ASIC)，但是它也向通用方向发展。由于通用片和全用户片的使用范围有限，20世纪70年代以后陆续出现了用户可在现场更改其内容(功能)的现场片，如EPROM，FPLA，PAL，GAL，FPGA等一类可编程逻辑器件，通称为PLD器件。它们规整通用，适合采用高集成度技术，因此，在数字系统中得到了迅速的应用。半定制标准单元（StandardCell）门阵列（GateArray）可编程逻辑器件（ProgrammableLogicDevice，PLD）近年来PLD从芯片密度、速度等方面发展迅速，已成为一个重要分支。专用集成电路（简称ASIC）ApplicationSpecificIntegratedCircuit系统放在一个芯片内ASIC全定制（FullCustomDesignIC)半定制（Semi-CustomDesignIC）8.1可编程逻辑器件PLD概述8.2可编程只读存储PROM和可编程逻辑阵列PLA8.3可编程逻辑器件PAL和通用逻辑阵列GAL第八章可编程逻辑器件PLD的基本结构与门阵列或门阵列乘积项和项输入电路输入信号互补输入输出电路输出函数反馈输入信号PLD是70年代发展起来的新型逻辑器件，是一种通用大规模集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。相继出现了ROM、PROM、PLA、PAL、GAL、EPLD和FPGA等，它们组成基本相似。可编程逻辑器件PLD的发展历程70年代80年代90年代PROM和PLA器件FPLA和PAL器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的可编程片上系统SoPC70年代初期的PLD主要是可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。在PROM中，与门阵列是固定的，或门阵列是可编程的；器件采用熔断丝工艺，一次性编程使用。70年代末期的PLD出现了可编程阵列逻辑(PAL)器件。在PAL器件中，与门阵列是可编程的，或门阵列是固定连接的，它有多种输出和反馈结构，为数字逻辑设计带来了一定的灵活性。但PAL仍采用熔断丝工艺，一次性编程使用。80年代中期的PLD通用阵列逻辑(GAL)器件问世，并取代了PAL。GAL器件是在PAL器件基础上发展起来的新一代器件。和PAL一样，它的与门阵列是可编程的，或门阵列是固定的。但由于采用了高速电可擦CMOS工艺，可以反复擦除和改写，很适宜于样机的研制。它具有CMOS低功耗特性，且速度可以与TTL可编程器件相比。特别是在结构上采用了“输出逻辑宏单元”电路，为用户提供了逻辑设计和使用上的较大灵活性。80年代中后期的PLD80年代后期问世的FPGA(现场可编程门阵列)器件，FPGA属于较高密度的PLD器件。FPGA的基本结构有两类：一类是在PAL基础上加以改进和扩展形成的；另一类是逻辑单元型，逻辑单元之间是互联阵列。这些资源可由用户编程。90年代的SoPCSystem-on-a-Programmable-Chip，即可编程片上系统。用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。可编程片上系统（SOPC）是一种特殊的嵌入式系统：首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。SOPC是PLD和ASIC技术融合的结果，被称为“半导体产业的未来”。可编程逻辑器件的分类按集成度(PLD)分类:可编程逻辑器件（PLD）简单PLD复杂PLDPROMPALPLAGALCPLDFPGA根据有无寄存功能：可编程组合逻辑器件可编程时序逻辑器件按内部电路组成：PLA（可编程逻辑阵列）PGA（可编程门阵列）按编程方式：熔丝编程光擦编程电擦编程在线编程（1）与固定、或编程：ROM和PROM（2）与或全编程：PLA（3）与编程、或固定：PAL、GAL和HDPLD(高密度PLD）PLD基本结构大致相同，根据与或阵列是否可编程分为三类：PLDPROM----可编程存储器PLA----可编程逻辑阵列PAL----可编程阵列逻辑GAL----通用可编程阵列逻辑FPGA----现场可编程门阵列ispLSI----在系统可编程大规模集成电路1.与固定、或编程：与阵列全固定，即全译码；ROM和PROM2.与、或全编程：代表器件是PLA（ProgrammableLogicArray），下图给出了PLA的阵列结构，在PLD中，它的灵活性昀高。由于与或阵列均能编程的特点，在实现函数时，只需形成所需的乘积项，使阵列规模比PROM小得多。3.与编程、或固定：代表器件PAL（ProgrammableArrayLogic）和GAL（GenericArrayLogic）。，这种结构中，或阵列固定若干个乘积项输出，见下图。PLD的性能特点采用PLD设计数字系统和中小规模相比具有如下特点：1.减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几倍到十几倍。2.增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制。3.缩短设计周期：由于有可编程特性，用PLD设计一个系统所需时间比传统方式大为缩短。4.提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度。7.系统具有加密功能：某些PLD器件，如GAL或高密度可编程逻辑器件本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效地防止逻辑系统被抄袭。5.降低系统成本：由于PLD集成度高，测试与装配的量大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成本。6.提高系统的可靠性：用PLD器件设计的系统减少了芯片和印制板数量，增加了平均寿命,减少相互间的连线，提高抗干扰能力，从而增加了系统的可靠性。PLD的逻辑符号表示方法1.输入缓冲器表示方法AAA2.与门和或门的表示方法ABCDF1固定连接编程连接F1=A•B•CABCDF2F2=B+C+DPLD具有较大的与或阵列，逻辑图的画法与传统的画法有所不同下图给出昀简单的PROM电路图，右图是左图的简化形式。实现的函数为：固定连接点（与）编程连接点（或）1F=AB+AB2F=AB+AB3F=AB8.1可编程逻辑器件PLD概述8.2可编程只读存储PROM和可编程逻辑阵列PLA8.3可编程逻辑器件PAL和通用逻辑阵列GAL第八章可编程逻辑器件一、可编程只读存储器PROMPROM(ProgrammableRead-OnlyMemory)的结构是与阵列固定、或阵列可编程的PLD器件，对于有大量输入信号的PROM，比较适合作为存储器来存放数据，它在计算机系统和数据自动控制等方面起着重要的作用。对于较少的输入信号组成的与阵列固定、或阵列可编程的器件中，也可以很方便地实现任意组合逻辑函数。例1：下图是一个8（字线）×4（数据）的存储器数据阵列图。数据输出端字线如当地址码A2A1A0＝000时，通过地址译码器，使字线P0＝1，将字线P0上的存储单元存储的数据0000输出，即D0～D3＝0000。例：用PROM实现以下逻辑函数：CABABCCBAYCBACBAABCYCBACBAABCY210解：1&≥1Y0Y1Y2ABC11&&&&&&&≥1≥1ABCABCABCABC对于大多数逻辑函数而言，并不需要使用全部昀小项，造成浪费CBA例：试用适当容量的PROM实现两个两位二进制数比较的比较器。（1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于B1B0时，F1＝1，A1A0等于B1B0时，F2＝1，A1A0小于B1B0时，F3＝1，下表给出了两位二进制和比较结果的输入输出对照表，由此可写出输出逻辑函数的昀小项表达式为：F1＝m（4,8,9,12,13,14）F2＝m（0,5,10,15）F3＝m（1,2,3,6,7,11）（2）把A1A0和B1B0作为PROM的输入信号，F1、F2和F3为或阵列的输出，下图是用PROM实现比较器的阵列图。NOA1A0B1B0F1F2F301234567891011121314150000000100100011010001010110011110001001101010111100110111101111010001001001100010001001100100010001100100100010（3）选用PROM的容量为16×3位即可满足要求。F1＝m（4,8,9,12,13,14）F2＝m（0,5,10,15）F3＝m（1,2,3,6,7,11）例：试用PROM实现4位二进制码到Gray码的转换。A3A2A1A0D3D2D1D000000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000输入输出转换真值表与阵列或阵列A2A1A0A3D2D1D0D3以PROM实现简单的组合逻辑电路函数是很方便的一般的PROM输入的地址线都较多，容量也较大，又由于PROM的与阵列固定，必须进行全译码，要产生全部的昀小项。实际上，大多数组合逻辑函数的昀小项不超过40个，则使得PROM芯片的面积利用率不高，功耗增加。为解决这一问题，考虑与阵列也设计成可编程形式来实现组合逻辑，这就是可编程逻辑阵列PLA。二、可编程逻辑阵列PLA可编程逻辑阵列PLA和PROM相比之下，有如下特点：（二）PROM与阵列是全译码的形式，而PLA是根据需要产生乘积项，从而减小了阵列的规模。（三）PROM实现的逻辑函数采用昀小项表达式来描述；而用PLA实现逻辑函数时，运用简化后的昀简与或式，即由与阵列构成乘积项，根据逻辑函数由或阵列实现相应乘积项的或运算。（四）在PLA中，对多输入、多输出的逻辑函数可以利用公共的与项，因而，提高了阵列的利用率。（一）PROM是与阵列固定、或阵列可编程，而PLA是与和或阵列全可编程。PLA与PROM的比较0A1A1F0F2A2F0A1A1F0F2A2FCABABCCBAYCBACBAABCYCBACBAABCBAABCY210例：用PLA实现逻辑函数1&≥1Y0Y1Y2ABC11&&&&≥1≥1ABCABCABCABCABC例:试用PLA实现四位自然二进制码转换成四位格雷码。（1）设四位自然二进制码为B3B2B1B0，四位格雷码为G3G2G1G0，其对应的真值表如下表所示。NOA1A0B1B0G3G2G1G0012345678910111213141500000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000根据表列出逻辑函数并简化，得昀简输出表达式如下：3B3G2B3B2B3B2G1B2B1