Sigrity-SI和PI技术讲座

SigrityConfidential.PleasedonotdistributewithoutSigrityapproval.Sigrity芯片封装及线路板信号完整性及电源完整性技术讲座Sigrity芯片封装及线路板信号完整性及电源完整性技术讲座SigrityInc.2008年12月2日SigrityConfidential.PleasedonotdistributewithoutSigrityapproval.高速系统设计中PI和SI的挑战与解决方案高速系统设计中PI和SI的挑战与解决方案3SigrityConfidentialƒTechnologyTrendsƒDCPowerDeliveryƒACPowerDeliveryƒTransientPowerandSignalAnalysisƒAutomaticDecouplingCapacitorSelectionandOptimizationƒSummaryContents4SigrityConfidentialIC工艺的发展给PI/SI带来的挑战40501009080706030(nm)70801301201101009060(w).65.751.251.151.05.95.85.55(v)3060210180150120900(A)200720102004ICfeaturesizePowerCurrentVoltage5SigrityConfidential高速总线的发展给PI/SI带来的挑战ƒ随着DDR系统内部时钟频率和I/O速率的飞速提升，Core电压和I/O电压的逐步降低，SI方面的SignalQuality和TimingConstraint指标变得更加严格ƒ电源和地网络上的噪声逐渐成为设计中非常关键的指标之一ƒ同步切换噪声（SSN）问题出现在越来越多的主流产品中ƒ类似的挑战还出现于SerDes,GbE,PCIExpressGen2,USB2.0等其他高速总线中…DDR2DDR3DDR4IOVoltage2.5v1.8vCoreVoltageDDR4PendingConclusionbyJEDECSpeed400-800MBS?800-1600MBS?1.8v1.5v?DDRInterfaceTrends6SigrityConfidential7SigrityConfidential直流供电的挑战日益严重如何提供稳定的直流电压？DCDC供电的发展趋势供电的发展趋势*Source:InternationalTechnologyRoadmapforSemiconductors8SigrityConfidential直流供电的挑战日益严重如何提供稳定的直流电压？挑战ƒ确保较低的点对点的电阻•对于特定的电流负载，较低的电阻意味着较低的直流压降ƒ满足电流的指标•平面电流密度，保证可靠的热稳定性•过孔电流，避免连接失败ƒ可提供VRM的输出电压调节•Senseline的布线优化Neck-downregionsSwisscheeseplanesSignalsroutedinplanes9SigrityConfidential直流供电解决方案IRdrop设计自动化一站式解决方案（PowerDC）ƒ布局布线前（预估）•叠层，平面分割，过孔分布，走线长度和宽度的综合考虑ƒ布局布线中（仿真）•流程化的仿真设置•交互式的后处理及可视化界面•可导出电路模型进行系统级仿真ƒ布局布线后（DRC检查与优化）•电压压降分布、平面电流密度、平面功率密度以及过孔电流的constraints仿真与DRC检查•超标后的问题定位以及结果的反标处理•VRM感应线的布线优化无DC压降的PDS电压有DC压降的PDS电压10SigrityConfidentialDRC检查Constraints仿真与DRC检查电阻&电压分布电流密度过孔电流功率密度功率密度11SigrityConfidential平面电流密度的分析通常主板上的某些局部区域会出现相对于其他区域特别大的电流，这种功能有助于找出最大的电流密度区域，以便对布线作相应调整。找出平面上最大的电流密度“热点”区域12SigrityConfidentialVRM感应线优化VRMSink1Sink0Sink3Sink4Sink5Sink2Red5.25VBlue4.75VVRMSink1Sink0Sink3Sink4Sink5Sink2VDDSenseLineRed5.25VBlue4.75V感应线优化前（灰色部分欠压）感应线优化后（所有压降满足要求）正常电压+/-1mV正常电压+/-1mVDC电压容限有18%的改善13SigrityConfidential14SigrityConfidential电源地的设计挑战无处不在dtdiLNVloop×=Δ负载上的压降来自于AC和DC破碎的电源地平面使回路电感增大SSN芯片工作于电源地的谐振频率IRdtLdiV+=Δ/15SigrityConfidential输入阻抗与目标阻抗InputImpedanceVs.TargetImpedanceZtargetIVZΔΔ=tolerancevoltagetarget16SigrityConfidential目标阻抗的挑战¾¾目标阻抗每目标阻抗每33年降低年降低1.61.6倍倍*Source:InternationalTechnologyRoadmapforSemiconductors17SigrityConfidentialPDS的谐振¾¾PDSPDS的谐振是电源地平面设计中需要重点考虑的因素；的谐振是电源地平面设计中需要重点考虑的因素；¾¾PDSPDS的谐振将使信号的的谐振将使信号的SISI性能变差；性能变差；¾¾PDSPDS的谐振将使电源地平面的的谐振将使电源地平面的PIPI噪声变大噪声变大18SigrityConfidentialPDS的谐振对SI的挑战¾¾对于上述对于上述PCBDemoPCBDemo板，需要发送的信号为板，需要发送的信号为250MHz250MHz；；¾¾当把当把DecapDecap全部去掉时，信号频率恰好与全部去掉时，信号频率恰好与PDSPDS的第一个谐振频率的第一个谐振频率240MHz240MHz比较接近，此时信号波形（红色线）发生了明显的比较接近，此时信号波形（红色线）发生了明显的““自激自激””现象；现象；¾¾当把当把DecapDecap全部打开时，由于全部打开时，由于PDSPDS在在240MHz240MHz的谐振被消除，此时信号波的谐振被消除，此时信号波形（蓝色线）得到了明显的改善形（蓝色线）得到了明显的改善19SigrityConfidentialPDS的谐振对PI的挑战¾¾当把当把DecapDecap全部去掉时，由于全部去掉时，由于PDSPDS谐振的影响，此时谐振的影响，此时VCCVCC电源波形（红色电源波形（红色线）发生了明显的线）发生了明显的““自激自激””现象；现象；¾¾当把当把DecapDecap全部打开时，由于全部打开时，由于PDSPDS在在240MHz240MHz的谐振被消除，此时的谐振被消除，此时VCCVCC电电源波形（蓝色线）得到了明显的改善源波形（蓝色线）得到了明显的改善20SigrityConfidentialPDS的谐振对EMI的挑战¾¾当把当把DecapDecap全部去掉时，由于全部去掉时，由于PDSPDS谐振的影响，此时全板谐振的影响，此时全板EMIEMI的辐射在的辐射在200MHz~500MHz200MHz~500MHz全部超标；全部超标；¾¾当把当把DecapDecap全部打开时，由于全部打开时，由于PDSPDS在在240MHz240MHz的谐振被消除，全板的谐振被消除，全板EMIEMI的的辐射在辐射在500MHz500MHz以下均满足了以下均满足了FCCCLASSBFCCCLASSB的标准的标准Decap_disabledDecap_disabledDecap_enabledDecap_enabled21SigrityConfidentialPI与SI的相互作用一个10Gbps差分对插入损耗的研究实例粗线3DEM分析（信号线，理想电源地）mag(S)细线SI＋PI分析（信号线，非理想电源地）警告警告::随着目前数据传输速率的不断随着目前数据传输速率的不断提高，如果在分析高速总线的提高，如果在分析高速总线的SISI问题时不考虑电源地的问题时不考虑电源地的PIPI效效应，可能会带来错误的结论！应，可能会带来错误的结论！22SigrityConfidential降低输入阻抗和消除PDS谐振的解决方案PowerSI-专业的频域分析工具ƒ最新版的ver8.0版本支持全流程化的操作，可准确高效的分析PCB的输入阻抗和PDS的谐振ƒPowerSI共有3个内置的流程：ƒa.模型提取（Modelextraction）,可用于提取IC封装或PCB整板信号和电源的频域阻抗参数和S参数，观测PDS的谐振特性ƒb.谐振点检测（Hotspotdetection）,可分析PDS随频域变化的空间噪声分布和谐振点分布ƒc.EMC/EMI辐射仿真（EMC/EMIsimulation）,可分析整板的远场和近场辐射23SigrityConfidential24SigrityConfidential信号返回路径不连续（RPD）的挑战¾¾当高速信号线跨过电源或地平面上的当高速信号线跨过电源或地平面上的holehole或或slotslot时，信号的参考回时，信号的参考回路被打断，高速信号被迫绕过该区域，从而使环路电感路被打断，高速信号被迫绕过该区域，从而使环路电感LloopLloop增大；增大；¾¾根据根据ACAC电压的波动或噪声也随之增大，在信号的上升电压的波动或噪声也随之增大，在信号的上升和下降边沿也可能产生较大的毛刺，从而最终对信号的逻辑和时序产和下降边沿也可能产生较大的毛刺，从而最终对信号的逻辑和时序产生影响生影响25SigrityConfidential信号切换与参考面的变化单路信号切换无参考面变化LGP单路信号切换有参考面变化LGP多路信号切换有参考面变化PGL26SigrityConfidential同步切换噪声（SSN）的挑战¾¾随着供电电压的不断降低的趋势，随着供电电压的不断降低的趋势，ACAC总的噪声容限也在不断降低。总的噪声容限也在不断降低。¾¾根据根据SSNSSN计算的经验公式计算的经验公式，，SSNSSN的大小与的大小与IOIO通道的数通道的数量量NN，环路电感，环路电感LloopLloop，以及信号的上升，以及信号的上升//下降时间下降时间di/dtdi/dt均成正比关系。均成正比关系。¾¾以上述以上述PCBDemoPCBDemo板为例，共有板为例，共有1616路路IOIO信号和信号和VCC/GNDVCC/GND作为研究对作为研究对象。常见的象。常见的DDR2DDR2，，DDR3DDR3高速通道，并行的高速通道，并行的IOIO数据信号将更多！数据信号将更多！¾¾NN和和di/dtdi/dt一般很难由设计人员决定，因此一般很难由设计人员决定，因此必须减小设计的必须减小设计的LloopLloop!!dtdiLNVloop×=Δ27SigrityConfidentialSSN/SSO对PI的挑战¾¾上图中红色线为上图中红色线为1616路路IOIO同时切换时的同时切换时的VCCVCC电源波动，蓝色线为电源波动，蓝色线为11路路IOIO切换时的切换时的VCCVCC电源波动；电源波动；¾¾由图可见，由图可见，SSN_16_IOSSN_16_IO比比SSN_1_IOSSN_1_IO的电源噪声要大很多！的电源噪声要大很多！¾¾上述仿真用到的信号频率为上述仿真用到的信号频率为F=133MHzF=133MHz，上升，上升//下降时间均为下降时间均为0.1n0.1n28SigrityConfidentialSSN/SSO对SI的挑战理想情况：无信号返回不连续8Drivers4Drivers1Driverskewringing时序和信号质量