第8章触发器与时序逻辑电路

241图8-1第8章触发器与时序逻辑电路新课引入组合逻辑电路的输出状态只取决于当时的输入状态，而时序逻辑电路有两个互补输出端，其输出状态不仅取决于当时的输入状态，还与电路的原来状态有关，这说明事序逻辑电路具有记忆功能。在数字系统中，既有能够进行逻辑运算和算术运算的组合逻辑电路，也需要具有记忆功能的时序逻辑电路。组合电路的基本单元是门电路，时序电路的基本单元是触发器。8．1．1集成双稳态触发器1．双稳态触发器的基本特点如图8-1所示为由两个与非门电路，加上交叉反馈线耦合而成的具有双稳态记忆的器件，它0Q时，有两个互补输端Q和Q，当Q=1，叫做1稳态；当Q=0，1Q时，叫做0稳态。当触发器输入信号不变时，其输出处于稳定状态；只要输入信号变化，则触发器才可能发生改变，形成新的稳定状态。2．触发器的种类触发器按类型，可分为三大类：（1）根据有无时钟脉冲触发可分为两类：基本无时钟触发器与时钟控制触发器。（2）根据电路结构不同可分为四种：同步RS触发器、主从触发器、维持阻塞触发器和边沿触发器。（3）根据逻辑功能不同可分为五种：RS触发器、JK触发器、D触发器、T触发器、T触发器。在分析触发器的功能时，一般采用功能表、特性方程和状态图来描述其功能。研究触发方式时，主要是分析输入信号的加入与触发脉冲之间的时间关系。8．1．2常用触发器1．基本RS触发器242图8-2RS触发器状态转换图（1）基本RS触发器的结构与工作原理基本RS触发器又称RS锁存器，它是构成各种触发器最简单的基本单元。基本RS触发器可以用两个与非门交叉联接而成。如图8-1（a）基本RS触发器逻辑电路图，图8-1（b）是其逻辑符号。根据与非门的逻辑关系，触发器的逻辑表达式为：11SRQRSQnn（8-1）基本触发器有两个互补的输出端Q与Q，两者的逻辑状态在正常条件下保持反相。一般用Q端的状态表示触发器状态。DR、DS为触发器的两个输入端，根据输入信号DR、DS状态不同，输入信号有4种不同的组合。①当0DS、1DR时，Q=l，Q=0，称触发器为置位状态，为“1”态。②当0DS、1DR时，G1门与G2门的状态与1）相反，Q=0，Q=1，称复位状态或“0”态。③当DS、1DR时，两个与非门原工作状态不受影响，触发器输出保持不变，相当于把SD端某一时刻的电平信号存储起来了，这就是它具有的记忆功能。④当DS、0DR时，两个与非门输出都为“1”，达不到Q与Q状态反相的逻辑要求，并且当两个输入信号负脉冲同时撤去（回到1）后，触发器状态将不能确定是1还是0，因此，使用时应禁止该情况的发生。根据以上分析，基本触发器功能如表8-1所示。（1）状态转换图图8-2给出的是基本RS触发器的状态转换图。它的图形的方式形象化地表示了触发器状态转的规律。图中的两个源泉分别代表触发器的两个状态，箭头表示装太转换的方向，箭头旁边所标注的转换条件。基本RS触发器有0、1两个稳定状态，有两个稳定状态的触发器称双稳态触发器。当DS端加负脉冲（DS=0）时触发器置位，DS称置位端；当DR端加负脉冲（0RD）时，触发器复位，DR称复位端。DS、DR都是低电平有效，字母上有短横线，逻辑符243图8-374LS00引线及其基本RS触发器图8-4图8-5表8-1同步RS触发器的功能表号中输入引线上靠方框处都有一个小圆圈。常用的RS触发器可由集成电路74LS00组成，如图8-3。2．可控RS触发器可控触发器又称同步RS触发器。基本的触发器属于异步或无时钟触发器，它的特点是：只要输入信号发生变化，触发器的状态就会立即发生变化。在实际使用中，常常要求系统中的各触发器按一定的时间节拍同触发器翻转，即受时钟脉冲CP的控制。（1）电路结构与工作原图8-4a）、b）分别为可控RS触发器的逻辑图和逻辑符号。它是在基本RS触发器钱加入了一个由控制门G3、G4构成的导引电路。其中CP是时钟脉冲。控制端R、S为信号输入端。DR、DS是直接复位端和直接置位端，它们不受时钟脉冲及G3、G4门的控制，一般在工作之初，首先使触发器处于某一给定状态，在工作过程中DR、DS处于“1”态。由图8-4（a）可知，当CP=0，G3、G4门被封锁，输入信号R、S不起作用，G3、G4门输出均又因1RD、为1。1SD，输出不变，即Qn+l=Qn，其中Qn表示时钟正脉冲到来之前的状态称为现态，Qn+1表示时钟脉冲到来之后的状态，称为次态。CP=l，G3、G4门打开，输入信号R、S起作用，经与非门G3、G4将RS端的信号传送到基本RS触发器的输入端，触发器触发翻转。由于当R=S=1时，触发器为不定状态，因此在实际使用中应当避免出现这种情况。用类似于基本触发器的分析，可得其功能如表8-1。根据功能表，可空RS触发器的逻辑功能可用如下特征方程表示：244图8-6RS触发器的状态准换图（2）状态转换图和工作波形可控RS触发器工作波形图如图8-5。由图8-5可知，在CP=1时的间隔内，G3、G4、G5处于开启状态，R、S的状态变化会引起触发器状态变化，这种触发器的触发翻转只是被控制在一个时间间隔内，而不是控制在某一时刻进行的现象称为空翻。空翻会造成节拍的混乱和系统工作的不稳定，这是同步触发器的一个缺陷。这种工作方式的触发器在应用中受到一定的限制。下面介绍触发翻转能控制在某一时刻（时钟脉冲的上升沿或下降沿）进行的触发器。图8-6给出的是基本RS触发器的状态转换图。3．JK触发器JK触发器结构有多种。图8-7为主从型JK触发器的逻辑图和逻辑符号。由图可知，它是由两个可控RS触发器改接组成，分别称为主触发器和从触发器。根据RS触发器的特性方程，可得主从JK触发器的特性方程为：nnnQKQJQ1（8-2）JK触发器的工作分两步完成：（1）当CP=1时，主触发器接收输入信号，J、K变化一次，从触发器状态不变。JKQn+100Qn01010111nQc）图8-7主从JK触发器a）逻辑图b）逻辑符号c）功能表d）波形图KJQd）b）a）245图8-8T078单JK触发器a）图8-9b）（2）当CP下跳时，将主触发器的状态送给从触发器输出。当J=1，K=1的情况，下每一脉冲时钟到来时，触发器的状态发生翻转，与原状态相反，此时JK触发器具有计数功能。参看书中的JK触发器工作状态和JK触发器的波形图。由波形图可见，主从型JK触发器是在CP从l跳变为0时翻转的，称时钟脉冲下降沿触发。这种在时钟脉冲边沿触发的触发器称边沿触发器，而由时钟脉冲的高电平或低电平触发的触发器（如RS触发器）称电平触发器。在逻辑符号中输入端处有“”标记时表示边沿触发，下降沿触发再加小圆圈表示。边沿触发器能够避免电平触发器在计数时可能会发生“空翻”现象。图8-8（a）、（b）是JK单触发器管脚引线图和逻辑符号。8．1．3触发器应用举例1．触发器逻辑功能的转换（1）T触发器如果将JK触发器的J=K=T，则可得到T触发器。如图8-9所示为其逻辑符、工作波形。由状态表得T触发器的特征方程：nnnQTQTQ1（8-3）由工作波形图可知，T触发器的功能是T=1时，为计数状态；T=0时，为得数状态。状态值见表8-2。T=1时，就形成了具有计数功能的T触发器。246表8-2T触发器逻辑功能表TQnQn+1000011101110图8-11T076引脚图和图形符a)图8-10a)逻辑图b)c)d)状态转换图d)cpb)c)（2）D触发器如图8-10a）、b）所示为D触发器的逻辑图和逻辑符号。D触发器是通过在JK触发器的输入端增加一些门电路来实现将控制信号直接加到J端，并同时通过非门加到K端，时钟脉冲CP经非门加到主从JK触发器的CP端，就构成了由上升沿触发的D触发器。它是一种应用很广的触发器。D触发器的逻辑功能是：（1）CP=0时，触发器的状态不变。（2）当CP由0变1时，触发器翻转。（3）触发翻转后，在CP=1时输入信号被封锁。在时钟脉冲到来之前即CP=0时，触发器状态维持不变；当时钟脉冲到来后，即CP=1时，输出等于时钟脉冲到来之前的输入信号。即Qn+1=D（8-4）因此，D触发器又称数据锁存器。D触发器逻辑符号及工作波形图见图8-10c），c）为其状态转换图。集成D触发器一般都是在CP上升沿触发，也有下降沿触发器，如图8-10所示。图8-11a、b是D单触发器T076的图形符号与引脚图。247（3）T触发器当T触发器的T=1时，每来一个CP脉冲，触发器的状态翻装一次。实现计数功能，这就构成了T触发器。又称为翻转触发器。其特征方程为：Qn+1=nQ（8-5）T触发器也可由D触发器转换得到。综上所述，触发器类型是可以转换的。如前面已经介绍过的转换过程为：RS触发器转换JK触发器转换T触发器。触发器小结1．基本RS触发器及其性质是触发器电路的基础。同步触发器是最简单的时钟触发器，因为具有空翻的缺点，所以适用性不强，但它是时钟触发器的组成部分。实用的集成时钟触发器有主从型、边沿触发型和主从边沿触发型(含维持阻塞结构)。它们的电路结构各不相同，各具有特点，但各种结构的电路都可以作成RS、D、JK、T、T五种功能的触发器，而且这些功能可以相互转换。2．在使用触发器时，必须注意电路的功能及其触发方式，这是分析时序逻辑电路的两个重要依据。3．电平触发的同步触发器有空翻现象，只能用在时钟脉冲高或低有效电平作用期间、输入信号不变的场合。4．边沿触发方式分上升沿、下降沿触发。边沿触发器无空翻，抗干扰能力强，但使用这种触发器时，对时钟脉冲的边沿要求严格，不允许其边沿时间过长，否则电路也将无法正常工作。主从触发器也无空翻现象，但因采取双拍工作方式(TTL主从触发器CP=l时主触发器动作；CP=0时从触发器动作。)，主触发器可能误动作，所以抗干扰能力较弱。使用时，时钟脉冲宽度要窄（即脉宽持续时间要短），并要求输入信号不得在主触发器存贮信号阶段变化。5．触发器是构成寄存器、计数器、脉冲信号发生器。存储器等时序逻辑电路的基本单元电路，在有时序要求的控制系统中有大量的应用。2．防越位电子保护器电路在机加工过程中，有许多靠电动机驱动的设备装置，从安全的角度出发，常有防越位的要求，比如机床工作时，不允许操作人员的手等部位进入某些空间区域，不然会发248图8-12图8-13生危险。图8-12所示就是防越位电子保护器的电路原理图，它由光敏传感器、双稳态触发器、晶体管开关、继电器等部件组成，主要是利用触发器的特点工作的。下面简要说明该电路的工作过程。机床正常工作时，如果有遮光物体越位，就会遮住传感器光电二极管VDl的光线，使晶体管VTl截止，信号SD为高电平，由两个或非门构成的基本RS触发器被置1，使晶体管VT2饱和导通，中间继电器KA的线圈得电而断开串接在电机控制回路的动断触点，从而使电机停转。当遮光物体移去后，VTl饱和导通，SD为低电平，但由于基本RS触发器反馈线的信号藕合作用，触发器依然被置l，VT2依然导通，所以电机仍然是停转的。如果要使机床重新工作，可以按一下重新起动按钮SB，这样Q端被置0，VT2截止，使中间继电器KA的线圈失电而恢复电机工作。电路图中VD2作为继电器线圈的续流二极管。3．抢答判决器电路图8-13所示为抢答判决器的电路原理图，这类判决器可用于电视台等场合举办问答式竞赛时的抢答与判决。电路由四D集成触发器TTL74LSl75及辅助电路组成，可供4位(4组)人员比赛用。图中S1~S4是4位(4组)参赛者使用的抢答按钮，判决由声、光(喇叭、指示灯)明示。电路工作过程分析：比赛开始前，系统先复位。按下复位按钮S0，清零端0DR，使触发器输出Q1~Q4均为0，所有发光二极管LED都不亮。同时，由于与非门Gl四个输入都为1，它的输出0信号，一则使晶体管VT截止，喇叭不响；二是使与非门G2输出为1，与非门G3被打开，时钟脉冲CP可以进入触发器C端，为系统接收输入抢答信号做好准备。比赛开始后，任何一个抢答按钮被按下，系统都会作出声光判决。比如S3首先被按下，则相应触发器的