搜索
SoC总线平台的设计与验证研究作者：闻彬学位授予单位：复旦大学参考文献(26条)1.杨震.文爱萍SOC的关键技术和设计方法[期刊论文]-微电子技术2001(5)2.陆盘峰.魏少军SOC设计方法学和可测试性设计研究进展[期刊论文]-微电子学2004(3)3.陈岚.唐志敏单片系统(SoC)设计技术[期刊论文]-计算机研究与发展2002(1)4.金湘亮.陈杰.郭晓旭.仇玉林基于IP核复用技术的SoC设计[期刊论文]-半导体技术2002(4)5.时晨.张伟功基于AMBA总线UARTIP核的设计与实现[期刊论文]-计算机应用2003(z1)6.周彩宝.刘应学ARM体系以及AMBA总线分析[期刊论文]-计算机工程2003(5)7.张庆利.王进祥.叶以正.朱昌盛AMBA片内总线结构的设计[期刊论文]-微处理机2002(2)8.高鹏.陈咏恩AMBA总线及其应用[期刊论文]-半导体技术2002(9)9.唐守龙.刘昊.陆生礼.孙大有浅谈SoC设计中的软硬件协同设计技术[期刊论文]-电子器件2002(2)10.赵川.徐涛.孙晓光软硬件协同设计方法的研究[期刊论文]-计算机工程与设计2003(7)11.李东晓.姚庆栋.刘鹏.周莉HDTV集成解码芯片的一种总线设计[期刊论文]-电路与系统学报2003(3)12.钟玉琢MPEG-2运动图象压缩编码国际标准MPEG的新进展200213.高丰.刘鹏.姚庆栋.李东晓一种基于HDTV信源集成解码芯片的RTOS的设计与实现[期刊论文]-电路与系统学报2002(3)14.闻彬.沈泊HDTVSoC集成芯片的总线设计与验证15.郑伟民.汤志忠计算机系统结构199816.ARMLimitedIncAMBATMSpecification(Rev2.0),http199917.PrakashRashinkar.PeterPaterson.LeenaSinghSystem-on-a-chipVerification:MethodologyandTechniques200118.MarcBertola.GuyBoisAmethodologyforthedesignofAHBbusmasterwrappers200319.IBMTheCoreconnectTMBusArchitecture199920.SilicoreWISHBONESpecification200221.PhilippeCoussy.AdelBaganne.EricMartinAdesignmethodologyforintegratingIPintoSoCsystems200222.JHPark.IKKim.SMKimMPEG-4videocodeconanARMcoreandAMBA,MPEG-4200123.LiJui-HuaArchitectureandBus-ArbitrationSchemesforMPEG-2VideoDecoder1999(05)24.ChenYun.XiongWei.LiPingHierarchicalhardIPreuseinSOC,Communications,CircuitsandSystemsandWestSinoExpositions200225.Sangiovanni-VincentelliA.CarloniL.DeBernardinisFBenefitsandchallengesforplatform-baseddesign200426.JuanjoNoguera.RosaMBadiaHW/SWcodesigntechniquesfordynamicallyreconfigurablearchitectures2002(04)相似文献(10条)1.学位论文李奎利面向卫星导航系统终端应用的VCO芯片设计2009自从1964年美国首先运行子午仪导航系统运行以来，卫星导航系统便在国防安全领扮演了不可替代的角色，同时也为以后高科技军事化的国防奠定了基础。卫星导航系统不仅在国防安全领域的大范围普及，而且也逐步进入了民间的应用领域。随着在国防安全领域以及民间应用的推广和普及，使得卫星导航系统得到了巨大的发展，时至今日，在全球已经形成了GPS、伽利略、GLONASS和我国的北斗卫星导航系统。卫星导航系统已成为数字地球、数字城市的空间信息基础设施。随着集成电路技术的飞速发展，卫星导航系统也日益趋于集成化，在单块硅片上集成大部分乃至整个卫星导航系统已经成为国内外研究的重点。而在卫星导航芯片的研究和设计过程中，高性能的射频VCO集成电路的研究，是该芯片设计的难点和重点。本论文针对5GHzVCO集成电路的设计进行了详细论述，首先介绍了VCO设计的基本原理、各种设计技术以及VCO相位噪声理论，之后详细介绍了采用Jazz0．35umBiCMOS工艺设计5GHzVCO集成电路的过程和仿真结果。在corner为FAST，周围环境为-20℃时后仿输出频率范围，为5．226GHz～6．09GHz，频偏100KHz时输出相位噪声为-100．4dBc/Hz～-101．9dBc/Hz直流功耗为42．42mW；在corner为NORM，周围环境为60℃时后仿输出频率范围为4．864GHz～5．762GHz，频偏100KHz时输出相位噪声为-99．81dBc/Hz～-100．6dBc/Hz，直流功耗为33．9mW；在corner为SLOW周围环境为80℃时后仿输出频率范围为4．757GHz～5．492GHz，频偏100KHz时输出相位噪声为-97．54dBc/Hz～-99．81dBC/Hz，直流功耗为27．006mW．2.会议论文张明数字电视技术及其SOC芯片设计2003数字电视技术是当前国际上快速发展的高新技术。本文阐述了数字电视技术及其相关SOC芯片设计的一些基本概念，对我国在这一领域的技术研究发展现状及芯片设计的最新进展进行了说明。3.学位论文朱延洲集成电路物理设计中布局和电源网络的设计2007本文主要讨论在深亚微米工艺下，应用Synopsys公司的自动布局布线工具Astro，在芯片物理设计的过程中对。DVB-T数字电视解调芯片(BTV2020S02)的布局和电源网络进行设计和优化的方法和技术。优化的目标为使芯片的面积尽可能的小，同时提供较好的电源分配以及布线空间。在集成电路物理设计中，怎样减小面积以及提供可靠的电源网络是设计的难点和重点，减小芯片面积可以大大地降低芯片的制造成本，而可靠的电源网络则是芯片能够正常工作的重要保证。芯片成本取决于芯片的面积，所以减小芯片面积也就成了芯片设计以及降低成本的关键。随着工艺技术逐步的进步，芯片上的内核逻辑的供电电压也逐步降低。供电电源电压减小的一个显著好处是使整个芯片的功耗降低，然而它同时也带来了芯片噪声容限降低的负面影响，可能引起芯片逻辑功能的误动作，或者影响芯片逻辑动作的速度，降低了芯片的性能。早期进行IRdrop/rise的分析，可以在流片前避免产生让人意想不到的问题。因此，电源设计显得比以前更加重要和困难。随着半导体工艺向更高节点发展，由于电源设计的问题所导致的整个芯片性能达不到预期要求甚至完全失败的比例越来越高。可靠的电源设计已经成为芯片设计成功与否的关键因素之一而加以考虑。4.会议论文李鹏林.蒋剑平.黄超芯片设计的系统级描述语言SystemC2004传统的SOC的设计方法将软件和硬件分开设计，存在缺陷。需要一种软件硬件协同设计的设计方法。SystemC是顺应这种发展趋势而产生的系统级描述语言。它是一种通过类对象扩展和基于C/C的建模平台，支持系统级软硬件协同设计、仿真、验证、软硬件协同设计的系统级描述语言。本文介绍了系统级芯片设计的理论和系统级描述语言SystemC在集成电路设计中的应用，讨论了基于SystemC的集成电路设计的设计流程、设计优势及其发展趋势。5.学位论文朱朝晖CMOS集成电路片内ESD保护结构研究与物理实现2000该课题主要研究CMOS集成电路片内ESD保护电路的设计.首先,研究人员研究了半导体器件在静电释放民政部下的特性,特别是NMOS晶体管在静电释放民政部下的回扫击穿特性,分析确定了影响NMOS回扫击穿特性的几个重要参数.随后,在此基础上设计了CMOS集成电路片内ESD保护结构,并了芯片设计对这些ESD保护电路的影响,同时比较了不同工艺条件下相同ESD保护电路保护效果的差异.最后通过一系列实验和测试对上述ESD保护结构设计进行了验证和分析.6.学位论文陈静华SOC芯片低功耗设计2005CMOS工艺特征尺寸的日益减小使得集成电路在集成度和性能方面不断获得提高；但与此同时，系统复杂程度的提高以及各种移动设备的广泛使用，也使得电路功耗开始成为芯片设计发展的重要瓶颈之一。功耗不但直接影响芯片的封装形式与成本，而且过高的功耗将导致芯片温度的增加，直接决定着芯片的可靠性。此外，系统功耗的增加还将带来电迁移效应、电流密度增大、IRDrop等问题，使得芯片的稳定性进一步恶化；而这些影响反过来又会给电源、地的设计以及电路可靠性分析等诸多方面带来挑战，低功耗技术研究己显得越来越迫切。这些因素都迫使设计者越来越多地关注集成电路功耗的评估及优化方法的研究。片上系统(Systemonachip)设计是集成电路工艺提高的必然结果。在单个芯片上完成整个系统的功能集成，这对电路系统的性能、功耗、成本、体积、协调性、可靠性等方面都是非常有利，已经成为集成电路设计的重要发展方向；但另一方面，由于芯片面积的增大、集成度及工作时钟频率的提高，高能量消耗和高功率密度已经成为SOC设计中的一个重要的制约因素，因此面向SOC芯片低功耗设计方法的研究已显得十分必要了。本文正是结合实际工程项目的需要，对片上系统的低功耗技术进行了一定的探索性研究。本文是在国家863项目“高性能嵌入式CPU(2002AA1Z1040)”的支持下完成的。结合一款实际SOC芯片——ICTE32的设计，对目前国内外功耗分析及优化方面的研究现状、特别是其在SOC芯片设计中的实际应用技术进行详细的阐述，提出了若干具有一定创新性低功耗设计的实用方法。这些方法在该芯片中均获得了有效的验证，完全可以应用在其它芯片的设计之中。文章首先阐述了本课题的研究背景，并对片上系统芯片和ICTE32作了总体介绍；之后综述了低功耗技术研究的发展及现状，从动态功耗、静态功耗两大方面对CMOS电路功耗进行了详细的研究，从各种功耗来源入手，通过对其相应的功耗模型进行分析，并结合实际工程应用，给出了实用的功耗估计的方法和优化方法。然后，文章具体针对ICTE32芯片的设计工作，提出了实用的低功耗设计方案，并给出了芯片模拟仿真实验数据。作为主要的创新性工作，本文针对SOC芯片设计层次化的特点，提出了一种面向芯核设计的集成电路层次化功耗管理方法，即分层次对各模块的功耗进行管理和优化。仿真结果表明，在保证系统性能的前提下，设计基本达到预定的低功耗管理设计要求。最后为保证文章研究的完整性，本文还介绍了低功耗技术和集成电路其他研究领域的交叉研究状况，进一步证明低功耗技术作为一个独立的研究领域而存在，却为更多的领域所重视，已经成为集成电路设计领域的重要课题。7.会议论文刘丽.刘第.刘明亮集成电路专用芯片设计中的测试2005本文举例说明了测试在集成电路专用芯片设计中的目的和意义,详细阐述了测试在芯片设计各个阶段的关键点.以便工程师更充分认识专用芯片的各个阶段的测试重点,使工程师们更好地把握各个芯片设计阶段的测试.如此完成测试,可提高产品的成品率.8.学位论文杨荣喜基于0.35μmSiGe工艺的低功耗复数乘法器ASIC芯片设计2006随着电子设备向便携式和可靠性方向发展，功耗问题变的越来越严重。尤其在现代军事进程中，在单兵可进行通讯、导航等数据实时处理要求下，电源容量和电池寿命远远不能满足当前的需要，对低功耗处理器研究和设计已经刻不容缓。鉴于这种情况，作者对低功耗复数乘法器芯片的进行了研究与设计。论文在分析集成电路功耗构成的基础上，研究了常用低功耗设计方法，进一步探讨了复数乘法器各种层次低