搜索
数字电路与逻辑设计张林行第4章：可编程逻辑器件4-1概述4-2可编程逻辑器件结构原理4-3可编程逻辑器件的编程方式4-4基于可编程器件进行逻辑设计的流程吉林大学仪器科学与电气工程学院：数字电路与逻辑设计4-1概述数字电路与逻辑设计：第6章可编程逻辑器件中小规模集成电路（SSI,MSI)可由软件组态的大规模集成电路uP,微处理器专用集成电路(ASIC)全定制ASIC半定制ASIC：标准单元，门阵列，可编程逻辑器件•数字集成电路分类：可编程逻辑器件ProgrammableLogicDevice是一种数字集成电路的半成品，在其芯片上按一定排列方式集成了大量的逻辑门和触发器等基本逻辑元件。通过编程可以设置其逻辑功能。70年代80年代90年代PROM和PLA器件改进的PLA器件GAL器件FPGA器件CPLD器件内嵌复杂功能模块的SOPC•可编程逻辑器件的分类1.按密度（集成度）：LDPLD，HDPLD2.按结构：CPLD(与-或阵列式)FPGA(逻辑单元型)3.按编程工艺：一次性（OTP）:熔丝，反熔丝可重复编程：E2CMOSSRAMFLASH4.按编程方式：ISP，ICR，硬件编程器•发展趋势高集成度、高速度低电压、低功耗、低成本内嵌多种模块：RAM,ROM,FIFO,DSP,CPU数模混合可编程•主要生产厂商的发明者，最大的PLD供应商之一可编程逻辑器件结构原理一、阵列式PLD结构原理数字电路与逻辑设计：第6章可编程逻辑器件二、HDPLD结构原理逻辑功能块，I/O单元，可编程连线阵列扩展型HDPLDLattice公司ispLSI10162000门逻辑单元型HDPLDCPLD与FPGA区别1、结构上的差异：CPLD：阵列式结构FPGA：逻辑单元型结构ＣＰＬＤ更适合完成各种算法和组合逻辑,ＦＰＧＡ更适合于完成时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰富的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。2、延迟ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而ＦＰＧＡ的分段式布线结构决定了其延迟的不可预测性。3、集成度FPGA比CPLD具有更高的集成度。4、编程方式ＣＰＬＤ主要是基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。ＣＰＬＤ又可分为在编程器上编程和在系统编程两类。ＦＰＧＡ大部分是基于ＳＲＡＭ编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入ＳＲＡＭ中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。4-3可编程逻辑器件的编程方式数字电路与逻辑设计：第6章可编程逻辑器件1.在系统可编程（ISP）ispLSI器件编程接口SDOispLSISDIMODESCLKispEN编程使能信号，低电平有效。数据输入线，也是编程状态机的控制线。数据输出线。编程状态机的控制线。串行时钟线。2.在电路可重构（ICR）编程插座1脚nSPMSEL1MSEL0DCLKDATA0nCONFIGnSTATUSCONF_DONEFLEX8000VCC1kΩVCC1kΩVCC1kΩVCC1kΩGNDVCC“0”“1”“0”被动方式:由FPGA片外的控制器控制配置过程。控制器可以是微机，通过配置电缆与FPGA相连.主动方式:FPGA自身控制配置过程。配置数据预先保存在片外的非易失性存储器中，如PROM、EPROM或E2PROM。nSPMSEL1MSEL0DCLKDATA0nCONFIGnSTATUSCONF_DONEDATAOEDCLKnCSFLEX8000配置用串行EPROMVCC1kΩVCC1kΩGND2.2kΩ“0”“0”“0”VCC如何确定配置方式？3.JTAG方式TCKTDOTDITMSFLEX10K1脚编程插座nCETRSTnSTATUSCONF_DONEnCONFIGMSEL0MSEL1VCC1kΩVCC1kΩVCCVCC1kΩVCC1kΩVCC1kΩ4-4基于可编程逻辑器件进行逻辑设计的流程专注于设计，借助EDA工具使得逻辑化简任务大大减轻。设计输入编辑器仿真器HDL综合器适配器(或布局布线器)下载器数字电路与逻辑设计：第6章可编程逻辑器件原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程功能仿真设计输入将所设计的电路的逻辑功能按照开发系统要求的形式表达出来的过程称为设计输入。1.原理图方式(schematicentry)2.HDL语言(hdlentry)设计处理逻辑优化把逻辑描述转变为最适合在器件中实现的形式，优化使设计所占用的资源最少。逻辑综合根据设计描述，对给定的硬件结构组件，最终获得门级电路甚至更底层的电路描述文件，即将多个模块化设计文件合并为一个网表文件。适配确定优化后的逻辑能否与器件中的宏单元和I/O单元适配。分割将大的设计分割为多个便于器件内部资源实现的逻辑小块的形式。•开发工具硬件：PC+下载电缆（编程器）软件：集成开发环境IDE：QuartusII,XilinxISE…HDL语言类综合仿真工具：MentorGraphics、Synopsys等公司一、器件选型：封装，集成度，逻辑电平（供电），内部逻辑资源（存储，PLL等）环境要求（如温度等），货源，价格…•实际应用中的几个问题二、SCH&PCBLayout区分特殊管脚（电源，地，专用，普通I/O)确定下载（编程）方式、模式确定模式及编程接口对应管脚阅读datasheet