计算机组成原理课件――第3章 存储系统1

1第3章存储系统12本章内容存储系统的基本概念随机存取存储器只读存储器高速存储器cache虚拟存储器计算机学院体系结构中心33.1存储器概述4计算机硬件系统计算机学院体系结构中心输入设备输入设备输出设备输出设备入出接口和总线入出接口和总线外存设备外存设备主存储器主存储器高速缓存高速缓存控制器控制器运算器运算器5存储器作用存储器是计算机中用来存放程序和数据的部件，是VonNeumann结构计算机的重要组成。1937年，图灵提出存储程序概念，图灵机使计算机走向通用。程序和数据的特点源程序、汇编程序、机器语言程序各种类型的数据共同点：二进制数串计算机学院体系结构中心6存储器要求能够有两个稳定状态来表示二进制中的“0”和“1”容易识别两个状态能方便地进行转换几种常用的存储介质磁介质、触发器、电容、光盘计算机学院体系结构中心7与其它部件之间的关系是计算机中存储正处在运行中的程序和数据(或一部分)的部件，通过地址、数据、控制三类总线与CPU或与其它部件连接计算机学院体系结构中心CPUMainMemory主存ReadDataBusk位AddressBusn位WriteReady8存储器分类（1）按照存储介质半导体存储器，磁介质存储器，光存储器按照存储器与CPU的耦合程度内存（主存＋cache），外存按存储器的读写功能读写存储器（RWM,Read/WriteMemory），只读存储器（ROM，Read-OnlyMemory）按掉电后存储的信息可否保持易失性（挥发性）存储器，非易失性（不挥发）存储器计算机学院体系结构中心9存储器分类（2）按照数据存取的随机性随机存取存储器（RAM：RandomAccessMemory）顺序存取存储器（SAM：SequentialAccessMemory）直接存取存储器（DAM：DirectAccessMemory）按访问的串并行性并行存取存储器，串行存取存储器按照存储器的访问方式按地址访问的存储器，按内容访问的存储器（CAM，相联存储器）计算机学院体系结构中心10存储器分类（3）按照半导体存储器的信息储存方法静态（static）存储器，动态（dynamic）存储器按存储器的功能系统存储器，显示存储器，控制存储器……计算机学院体系结构中心11存储器的习惯分类易失性半导体存储器统称为RAM非易失性的半导体存储器统称为ROMRAM可以分为：静态RAM（SRAM）动态RAM（DRAM）ROM可以分为：掩膜ROM（MASKROM）可编程ROM（PROM）一次性可编程ROM（OTPROM）可擦除PROM（EPROM）紫外线擦除EPROM（UVEPROM）电擦除EPROM（EEPROM，E2PROM）闪速存储器（FLASHROM）计算机学院体系结构中心12存储器分类图缓冲存储器光盘磁带磁盘辅存）快擦型存储器（，存储器（静态、动态）双极型半导体存储器主存存储器FlashMROMEEPROMEPROMPROMROMMOSRAM计算机学院体系结构中心13存储器的目标大容量高速度低价格的存储器目前现实:大容量存储器速度慢，快速存储器容量小如何实现我们的目标呢？层次存储器系统采用并行技术计算机学院体系结构中心141.层次存储器系统程序运行的局部性原理:在一个较短的时间间隔内，程序所访问的存储器地址在很大比例上集中在存储器地址空间的很小范围内－空间局部性在一小段时间内，最近被访问过的程序和数据很可能再次被访问－时间局部性计算机学院体系结构中心15现代计算机的层次存储器系统利用程序的局部性原理:以最低廉的价格提供尽可能大的存储空间以最快速的技术实现高速存储访问计算机学院体系结构中心ControlDatapathSecondaryStorage(Disk)ProcessorRegistersMainMemory(DRAM)SecondLevelCache(SRAM)On-ChipCache1nsMillisecondsGBSpeed(ns):10ns50-100nsMB-GB100sSize(bytes):KB-MBTertiaryStorage(Disk)SecondsTerabytes16多级存储体系的组成CPU内部寄存器速度高、数量少两级存储体系的组成内存速度高、容量小、价格高，由半导体器件构成外存（辅存）速度低、容量大、价格便宜，由非半导体器件构成计算机学院体系结构中心CPU辅助软硬件内存辅存（外存）数据寄存器指令寄存器17多级存储体系的组成三级存储体系的组成高速缓冲存储器（cache，缓存、快存）主存辅存内存＝cache+主存计算机学院体系结构中心CPU内存CACHE主存辅存（外存）辅助软硬件辅助硬件数据寄存器指令寄存器18多级存储体系的组成外存的引入主要是为解决存储容量的要求。cache的引入更主要地是要解决速度要求。二者的出发点都是提高存储系统的性能-价格比。——“多快好省”整个存储系统在速度上接近cache，而在容量和价格上接近外存。一级（L1）cache+二级（L2）cache指令cache（I-cache）+数据cache（D-cache）计算机学院体系结构中心192.并行技术主存的单体多字一个读写体，每次存取多个字主存的单字多体多个读写体，交叉编址计算机学院体系结构中心20存储器的编址方式编址方式—存储系统中存储器地址的组织方式每个存储单元有一个地址按字节编址按字编址按半字编址按1/4字编址D7D2D1D001…………N-1计算机学院体系结构中心21内存的主要技术指标（1）存储容量存储器可存储的信息的字节数或比特数通常表示为存储字数×存储字长（存储单元数）（每单元的比特数）例：1Mbit比特的存储器可以组织成1M×1比特，记为：1Mb128K×8比特，记为：128KB256K×4比特计算机学院体系结构中心22内存的主要技术指标（2）存取速度访问时间（存取时间）TA：从存储器接收到读/写命令到信息被读出或写入完成所需的时间。决定于存储介质的物理特性和寻址部件的结构。存取周期TM：在存储器连续读写过程中一次完整的存取操作所需的时间（CPU连续两次访问存储器的最小时间间隔）计算机学院体系结构中心通常：TMTA23内存的主要技术指标（3）存储器带宽，单位：位/秒、字节/秒：单位时间内能够传送的信息量。体积和功耗可靠性平均故障间隔时间（MTBF）可以重新写入的存储器的重写次数非易失性存储器的数据保存时限计算机学院体系结构中心24处理器与主存储器的连接地址总线为n位，可寻址的最大主存空间N=2n数据总线可以是8位、16位、32位或64位控制总线确定总线周期的类型和本次操作完成的时刻计算机学院体系结构中心CPU主存ReadDataBusAddressBusWriteReady25主存储器的读写过程读过程:给出地址给出片选与读命令保存读出内容写过程:给出地址给出片选与数据给出写命令计算机学院体系结构中心存储体数据寄存器地址寄存器/WE/CS0/CS126静态存储器SRAM动态存储器DRAM高性能主存储器3.2随机读写存储器27随机读写存储器分类计算机学院体系结构中心EDODRAMSDRAMRDRAM***28存储器芯片的基本结构计算机学院体系结构中心译码驱动存储矩阵片选线读/写控制线地址线……数据线……读写电路29n位存储器芯片的结构计算机学院体系结构中心bitn-1bit1RowDecoder行地址ColumnSelector&I/OCircuits列地址bit0行（字）选择线列（位）选择线每个交叉点是1-bit存储单元RAMCellArray01n-130复习：MOS场效应管（1）MOS场效应管是利用半导体表面的电场效应来控制输出电流的P型硅片作衬底，表面制作两个N型区，引出源极(s)和漏极(d)，覆盖一层SiO2，在漏源之间绝缘层上再制作一层金属铝，引出栅极(g)。计算机学院体系结构中心电路符号gds金属-氧化物-半导体场效应管（Metal-Oxide-Semiconductor)31复习：MOS场效应管（2）uGS=0时，漏源之间相当于两个背靠背的PN结，无论漏源之间加何种极性的电压，都不能导电。uGS为正时，产生一个电场，把P型衬底少子电子吸引到衬底表面，当uGS增大到一定值时，电子在衬底表面形成一个N型层即N型导电沟道计算机学院体系结构中心32复习：MOS场效应管（3）G-栅极；D-漏极；S-源极VT-开启电压计算机学院体系结构中心UGS=0时无沟道0＜UGS＜VT时出现耗尽层UGS≥VT时出现N沟道331.SRAM基本电路原理T1、T2为工作管T3、T4为负载管T5～T8为控制管或开门管存储信息的方法：两个稳定的状态T1截止，T2导通，A点高电位，B点低电位T2截止，T1导通，B点高电位，A点低电位计算机学院体系结构中心六管静态存储单元六管静态存储单元T1~T4T5T6T7T8AB写放大器写放大器DIN写选择读选择DOUT读放大器位线D位线D列地址选择行地址选择34读操作行选高电平T5、T6导通列选高电平T7、T8导通读选择高电平VBT6T8读放DOUT计算机学院体系结构中心T1~T4T5T6T7T8AB写放大器写放大器DIN写选择读选择DOUT读放大器位线D位线D列地址选择行地址选择35写操作行选高电平T5、T6导通列选高电平T7、T8导通写选择高电平DIN写放T7T5ADIN写放(非)T8T6B计算机学院体系结构中心T1~T4T5T6T7T8AB写放大器写放大器DIN写选择读选择DOUT读放大器位线D位线D列地址选择行地址选择36SRAM存储器的结构包括：存储体地址译码器驱动器I/O电路控制电路片选读/写输出驱动电路计算机学院体系结构中心37SRAM的组成（1）存储体（4096*1）通常把各个字的同一位集成在一个芯片（4096*1）中，4096位排成64*64的矩阵地址译码器单译码方式和双译码的方式（减少选择线的条数）A0~A5为X地址（行地址）译码线A6~A11为Y地址（列地址）译码线计算机学院体系结构中心38双译码存储结构（4096*1位）计算机学院体系结构中心X00，00，6363，063，63X地址译码器A0A5X63Y地址译码器A6A11Y0Y63I/O39SRAM的组成（2）驱动器I/O电路位于被选择单元和数据总线之间，控制被选择单元读出和写入，具有信号放大的作用。片选和读写控制电路选中芯片读操作控制写操作控制输出驱动电路计算机学院体系结构中心40SRAM实例2114逻辑结构框图容量1K×4位计算机学院体系结构中心64×1641存储器与CPU的连接每片存储器芯片容量是一定的，由多片存储器芯片才能构造一个具有一定容量和字长的存储器。常用的构造方法有：位扩展法增加存储器字长字扩展法增加存储器字的数量部分地址线用作片选信号字位同时扩展法计算机学院体系结构中心42位扩展法组成8K字节RAM计算机学院体系结构中心13条片选A0A1243字扩展法组成64K字节RAM计算机学院体系结构中心16K×816K×816K×816K×8用片选信号区分地址空间44字位扩展组成4K字节RAM计算机学院体系结构中心41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS21K×4bit4K×8bit45SRAM时序—读周期读出时间tAQ读周期tRC存储芯片进行两次连续读操作时所必须间隔的时间计算机学院体系结构中心46SRAM时序—写周期写周期tWC一般取tRC=tWC，称为