5.1画出图P5.1由与非门组成的SR锁存器输出端Q、的电压波形,输出端、的电压波形如图中所示。QDSDRQttQ5.5在图P5.5所示电路中,若CLK、S、R的电压波形如图中所示,试画出Q和端与之对应的电压波形。假定触发器的初始状态为Q=0。QQttQ5.12若主从结构JK触发器CLK、、、J、K端的电压波形如图P5.12所示,试画出输出端Q、对应的电压波形。QDSDRQttQ5.14已知维持阻塞型结构D触发器各输入端的电压波形如图P5.14所示,试画出Q、端对应的电压波形。QQttQ5.23图P5.23所示电路是用维持阻塞型结构D触发器组成的脉冲分频电路。试画出在一系列CLK脉冲作用下输出端Y对应的波形。设触发器的初始状态均为Q=0。CLKQ1Q2Yttt)(21QQYYDD215.27试画出图P5.27电路中CLK,信号作用下Q1、Q2、Q3的输出电压波形,并说明Q1、Q2、Q3输出信号的频率与CLK信号频率之间的关系。DRQ1tQ2tQ3tQ1:二分频Q2:四分频Q3:八分频6.2分析图P6.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并说明该电路能否自启动。驱动方程:31QD12QD213QQDDQ特性方程:状态方程:3*1QQ1*2QQ21*3QQQ1313)(QQQQY输出方程:状态方程:3*1QQ1*2QQ21*3QQQ1313)(QQQQY输出方程:CLKQ3Q2Q1Y00001100112011131111411005000100101100110100010001010111010120011能实现自启动五进制计数器00000101111111010001010111011110Q3Q2Q1Y6.5试分析图P6.5时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。A为输入逻辑变量。驱动方程:21QAD21212)(QAQAAQQDDQ特性方程:状态方程:3*1QAQ21*2QAQAQ12QQAY输出方程:CLKAQ2Q1Y01000110102111031101411010000010000100000001000100100000011010000状态方程:3*1QAQ21*2QAQAQ12QQAY输出方程:001001111010101100000000Q2Q1AY6.6分析图P6.6给出的时序电路,画出电路的状态转换图,检查电路能否自启动,说明电路实现的功能。A为输入逻辑变量。驱动方程:111KJ122QAKJQKQJQ*特性方程:状态方程:1*1QQ212121*2)(QQAQQAQQAQ21212121))()((QQAQAQQQAQAQY输出方程:10/101/000/011/0110/011/010/001/1011100100AYQQ**1212QQ10/011/0能自启动A=1四进制减法计数器;A=0四进制加法计数器6.10在图P6.10电路中,若两个移位寄存器中的原始数据分别位A3A2A1A0=1001,B3B2B1B0=0011,CI的初始位为0,试问经过4各CLK信号作用以后,两个寄存器中的数据如何?这个电路完成什么功能?1DC11DC11DC11DCI1DC11DC11DC11DC11DC1COSCIA0A1A2A3B0B1B2B3∑CLK1001110000100101000101000000110100100000001100000实现两个四位二进制数相加,和保存在A3A2A1A0当中。6.11分析图P6.11的计数器电路,说明这是多少进制的计数器。十进制计数器74160的功能表与表6.3.4相同。10010011010010010101011001111000七进制计数器6.13分析图P6.13的计数器在M=1和M=0时各为几进制。74160的功能表与表6.3.4相同。M=1时:D3D2D1D0=01001001010010010101011001111000六进制计数器1001M=0时:D3D2D1D0=001001001001010101100111100000110010八进制计数器6.18试分析图P6.18计数器电路的分频比(即Y与CLK的频率之比)。74LS161的功能表见表6.3.4。74LS161(1):D3D2D1D0=1001Q3Q2Q1Q0=1111七进制74LS161(2):D3D2D1D0=0111Q3Q2Q1Q0=1111九进制两片连起来是63进制,即Y与CLK分频比为1:637.7已知ROM的数据表如表P7.7所示,若将地址输入A3、A2、A1、A0作为4各输入逻辑变量,将数据输出D3、D2、D1、D0作为函数输出,试写出输出与输入间的逻辑函数式,并化为最简与或形式。01230123012301233AAAAAAAAAAAAAAAADA3A2D300011110000111100000001000010101A1A00123012301230123012301232AAAAAAAAAAAAAAAAAAAAAAAADA3A2D300011110000111100010110011100000A1A001230123012301231AAAAAAAAAAAAAAAAD012301230AAAAAAAAD7.11用ROM设计一个组合逻辑电路,用来产生下列一组逻辑函数。DBBDYDCBBDAYDCABDCBABCDADCBAYABCDDCBADCBADCBAY4321DCBADCBADCBADCBAABCDDCABBCDADCBAYDCBADCBABCDADCBAYDCABDCBABCDADCBAYABCDDCBADCBADCBAY4321DCBADCBADCBADCBAABCDDCABBCDADCBAYDCBADCBABCDADCBAYDCABDCBABCDADCBAYABCDDCBADCBADCBAY4321A3-AA2-BA1-CA0-D)15,13,10,8,7,5,2,0()10,7,5,2()13,8,7,2()15,10,5,0(4321imYimYimYimYiiii)15,13,10,8,7,5,2,0()10,7,5,2()13,8,7,2()15,10,5,0(4321imYimYimYimYiiiiA3A2A1A0ABCDY1Y2Y3Y47.14图P7.14是用16×4位ROM和同步十六进制加法计数器74LS161组成脉冲分频电路,ROM的数据表如表P7.14所示,试画出在CLK信号连续作用下D3、D2、D1和D0输出的电压波形,并说明它们和CLK信号频率之比。74LS161:D3D2D1D0=0001Q3Q2Q1Q0=1111十四进制D3与CLK分频比为1:15D2与CLK分频比为1:5D1与CLK分频比为1:3D0与CLK分频比为7:1510.20图P10.20是用555定时器组成的开机延时电路。若给定C=25μF,R=91kΩ,VCC=12V,试计算常闭开关S断开以后经过多长的延迟时间vo才跳为高电平?解:555接成施密特触发器。开关S闭合时,vI=VCC,vO为低电平。开关S断开后,电源向电容充电vI开始下降,当下降到时,vO变为高电平。此时,电容上的电压为。CCV31CCV32sVVVtuuuuRCtCCCCCCCCCC5.2320ln10251091)()()0()(ln6310.23图P10.23是用555定时器组成的压控振荡器,试求输入控制电压vI和振荡频率之间的关系式。当vI升高时频率是升高还是下降?解:555接成多谐振荡器。ITITTTTCCTCCvVvVVVCRVVVVCRRTTT21lnln)(221212ln21ln)(221CRvVvVCRRTICCICCIvTf11.5图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器。已知CB7520的VREF=-10V,试画出输出电压vO的波形,并标出波形图上各点电压的幅度。)2222(20011889910ddddVvREFO000000)11110000(0156789ddddddd)2222(26677889910ddddVvREFO)2222(26677889910ddddVvREFOd9d8d7d60000000100100011010001010110011110001001101010111100110111101111vO=0VvO=0.625VvO=1.25VvO=1.875VvO=2.5VvO=3.125VvO=3.75VvO=4.375VvO=5VvO=5.625VvO=6.25VvO=6.875VvO=7.5VvO=8.125VvO=8.75VvO=9.375V