电工学第12章时序逻辑电路

电子技术第12章时序逻辑电路12.1基本双稳态触发器12.2钟控双稳态触发器12.3寄存器12.4计数器12.5集成定时器下一章上一章返回主页12.6应用实例第12章时序逻辑电路高等教育出版社2双稳态触发器：由门电路加上适当的反馈而构成的一种新的逻辑部件。双稳态触发器与门电路区别：双稳态触发器输出电平的高低不仅取决于当时的输入，还与以前的输出状态有关，是有记忆功能的逻辑部件。12.1基本双稳态触发器第12章时序逻辑电路高等教育出版社3逻辑状态相反触发器的状态：Q=1Q=0Q=1Q=0规定:Q端的状态为触发器的状态。一、输入为低电平有效的基本RS触发器复位状态置位状态1.电路QQRS&12&第12章时序逻辑电路高等教育出版社40101010111011000QnQn+1SR012.逻辑功能QnQQRS&12&11保持原态第12章时序逻辑电路高等教育出版社500：直接置0端直接复位端R0101010111011000QnQn+1SRQn0QQRS&12&10置001第12章时序逻辑电路高等教育出版社611：直接置1端直接置位端S0101010111011000QnQn+1SRQn01QQRS&12&01置110第12章时序逻辑电路高等教育出版社711负脉冲有效0101010111011000QnQn+1SRQn01不定QQRS&12&00不定11第12章时序逻辑电路高等教育出版社8RSQn+100不定01010111Qn3.真值表4.逻辑符号R和S端部各加一个小圆圈，表示输入信号为低电平有效。QQRS第12章时序逻辑电路高等教育出版社9二、输入为高电平有效的基本RS触发器1.电路RSQn+100Qn01110011不定2.真值表3.逻辑符号R和S端部不加一个小圆圈，表示输入信号为高电平有效。QQRSRSQQ1≥12≥1第12章时序逻辑电路高等教育出版社10一、RS触发器1.电路结构四门钟控型电路结构门1、2组成基本RS触发器，门3、4组成导引电路。12.2钟控双稳态触发器时钟脉冲：指挥各触发器动作的信号。钟控触发器：又称同步触发器。按逻辑功能分类：RS触发器、JK触发器、D触发器、T触发器。QQRDSDSRCPS′R′1&&&&234第12章时序逻辑电路高等教育出版社112.逻辑功能(1)CP=0时011导引门3、4被封锁。触发器保持原态：Qn+1=Qn设置初态为1设置初态为0QQRDSDSRCPS′R′1&&&&234第12章时序逻辑电路高等教育出版社12QQRDSDSRCPS′R′1&&&&2341(2)CP=1时导引门3、4打开，接收R、S的信号。RSQn+1000110110011Qn保持原态第12章时序逻辑电路高等教育出版社13QQRDSDSRCPS′R′1&&&&2341(2)CP=1时导引门3、4打开，接收R、S的信号。RSQn+1000110111001Qn101第12章时序逻辑电路高等教育出版社14QQRDSDSRCPS′R′1&&&&2341(2)CP=1时导引门3、4打开，接收R、S的信号。RSQn+1000110110110Qn0110第12章时序逻辑电路高等教育出版社151(2)CP=1时导引门3、4打开，接收R、S的信号。RSQn+1000110111100Qn1110不定QQRDSDSRCPS′R′1&&&&234第12章时序逻辑电路高等教育出版社163.触发方式电平触发方式CP＝1接受信号，并立即输出相应信号：高电平触发CP＝0接受信号，并立即输出相应信号：低电平触发高电平触发SDQQ1SC11RRDSRCP低电平触发SDQQ1SC11RRDSRCP第12章时序逻辑电路高等教育出版社17[例12.2.1]已知高电平触发RS触发器，R和S端的输入波形如图所示，而且已知触发器原为0态，求输出端Q的波形。RSCP1234Q多次翻转[解]第12章时序逻辑电路高等教育出版社18二、JK触发器1.电路结构S=JQnR=KQn主从型电路结构从触发器的输出状态由主触发器的状态决定主触发器JKRDCP1SC11RSDQQ1SC11R从触发器CP：0→1主触发器打开—接受信号从触发器关闭—输出状态不变CP：1→0主触发器关闭—不接受信号从触发器打开—输出相应状态第12章时序逻辑电路高等教育出版社192.逻辑功能JKQn+100011011QnQQ主触发器JKRDCP1SC11RSDQQ1SC11R从触发器10000保持不变S=JQnR=KQn第12章时序逻辑电路高等教育出版社202.逻辑功能JKQn+100011011QnQQ主触发器JKRDCP1SC11RSDQQ1SC11R从触发器01010101S=JQnR=KQn第12章时序逻辑电路高等教育出版社212.逻辑功能JKQn+100011011QnQQ主触发器JKRDCP1SC11RSDQQ1SC11R从触发器01101010S=JQnR=KQn1第12章时序逻辑电路高等教育出版社222.逻辑功能JKQn+100011011QnQQ主触发器JKRDCP1SC11RSDQQ1SC11R从触发器011110原态：01S=JQnR=KQn1新态：10第12章时序逻辑电路高等教育出版社232.逻辑功能JKQn+100011011QnQQ主触发器JKRDCP1SC11RSDQQ1SC11R从触发器011101原态：10S=JQnR=KQn1Qn新态：01第12章时序逻辑电路高等教育出版社24JKQn+100Qn01010111Qn真值表JK触发器具有功能：记忆置数(置0和置1)计数3.触发方式(1)CP=1(或0)时主触发器接收信号，从触发器关闭。(2)CP=0(或1)时主触发器关闭，从触发器接收主触发器的信号。——主从触发。第12章时序逻辑电路高等教育出版社25SDQQ1K1JC1RDJKCP(a)后沿主从触发(b)前沿主从触发后沿主从触发前沿主从触发SDQQ1K1JC1RDJKCP第12章时序逻辑电路高等教育出版社26①触发器输出的状态，由CP前沿所对应的J和K决定。②触发器输出相应状态的时间却在CP后沿到来时。③在CP有效期间输入信号不应变化，不发生一次翻转现象。例12.2.2已知后沿主从触发的JK触发器，J和K端的输入信号波形如图所示，而且已知触发器原为0态，求输出端Q的波形。1234CP[解]JQK注意：第12章时序逻辑电路高等教育出版社27三、D触发器1.电路结构维持阻塞型输出电路导引电路输入电路&&DSRAB置0维持线置1维持线&&SDRDQQ123456&&CP特点：在CP=1期间，即使输入信号变化，输出状态不会改变，只有等下一个CP＝1，输出状态由输入信号决定。第12章时序逻辑电路高等教育出版社282.逻辑功能(1)当CP=0时S=R=1门5和门6打开，可接受输入信号DB=DA=D门3和门4关闭&&DSRAB置0维持线置1维持线&&SDRDQQ123456&&CP0第12章时序逻辑电路高等教育出版社29&&DSRAB置0维持线置1维持线&&SDRDQQ123456&&CPD1(2)当CP由0变1时门3和门4打开则Q=DS=DR=DD==D=DD第12章时序逻辑电路高等教育出版社30&&DSRAB置0维持线置1维持线&&SDRDQQ123456&&CP(3)当CP=1时输入信号被封锁门3和门4始终打开，S和R的状态是互补的。如果：R=D=0门6被关闭！D的变化不能传递到S、R端。101001第12章时序逻辑电路高等教育出版社31&&DSRAB置0维持线置1维持线&&SDRDQQ123456&&CP1010如果S=D=0门4和门5同时被关闭！D的变化不能传递到S、R端。1010第12章时序逻辑电路高等教育出版社32真值表01DQn+101CPQQRDSD1DC1DCPRDSD1DC1DCPQQ3.触发方式在跳变沿触发。(a)上升沿触发(b)下升沿触发第12章时序逻辑电路高等教育出版社33[例12.2.3]已知上升沿触发D触发器D端的输入信号波形，而且触原为0态，求输出端Q的波形。1234QCPDD的变化对Q无影响[解]第12章时序逻辑电路高等教育出版社34四、T触发器真值表TQn+101Qn相同逻辑功能的触发器，电路结构不同，触发方式就不同。不同逻辑功能的触发器可相互转换，但是逻辑功能改变,触发方式不变。Qn第12章时序逻辑电路高等教育出版社35(1)将主从型JK触发器改接成T触发器TJ=K=01——Qn+1=Qn——Qn+1=Qn逻辑符号主从触发T触发器SD1TC1RDTCPQQCPQQ1K1JC1SDRD第12章时序逻辑电路高等教育出版社36(2)将维持阻塞型D触发器改接成T触发器边沿触发T触发器(a)改接方法(b)逻辑符号RDSD1TC1TCPQQT=1CPSDRD1DC1QQ第12章时序逻辑电路高等教育出版社37[例12.2.4]是供四组人员参加智力竞赛的抢答电路。其中采用了四个D触发器的集成电路，试分析电路的工作过程。[解]比赛之前，先闭合电源开关，使触发器与电源接通。然后给RD加上清零负脉冲，使四个D触发器都预置在0态。这时，作指示灯用的发光二极管D都不亮，或非门的输入皆为0，输出为1，与门被打开，时钟脉冲进入CP端。四位参赛者分别手控按钮SB1~SB4，都不按按钮，则四个D触发器输入皆为0，输出端Q为0。抢答时，谁先按下按钮，他所属的D触发器输入为1，输出Q为1，相应的指示灯亮。同时，或非门因一个输入为1，其输出为0，与非门关闭，输出始终为0，时钟脉冲不能进入CP端，其他人再按下按钮不起作用。第12章时序逻辑电路高等教育出版社38+UCC清零1D2D3D4DUCCCP1Q2Q3Q4QRDR×4&时钟脉冲10000发光二极管不亮1第12章时序逻辑电路高等教育出版社390000111010+UCC清零1D2D3D4DUCCCP1Q2Q3Q4QRDR×4&时钟脉冲1按其他按钮不起作用第12章时序逻辑电路高等教育出版社40A4A3A2A1O4O3O2O1一、数码寄存器预先清零0000清零指令0010000&&&&11110000Q4Q3Q2Q1RDRDRDRD1SC11RFF4FF3FF21SC11R1SC11RFF11SC11R12.3寄存器第12章时序逻辑电路高等教育出版社4100000000寄存数码取出数码110111011101并行输入并行输出寄存指令取出指令A4A3A2A1O4O3O2O1&&&&1111Q4Q3Q2Q1RDRDRDRD1SC11RFF4FF3FF21SC11R1S1C1RFF11SC11R第12章时序逻辑电路高等教育出版社42二、移位寄存器按移位方向的不同右移位寄存器左移位寄存器双向移位寄存器数码取出端数码存入端移位110100001000010010101101CPQ4Q3Q2Q1D41DC1RDRD1DC11DC11DC1RDRDD3D2D1清零第12章时序逻辑电路高等教育出版社43CPD4Q4Q3Q2Q1存取过程0Ø0000清零111000存入1位200100存入2位311010存入3位411100存入4位500110取出1位600011取出2位700001取出3位800000取出4位移位寄存器状态表→→→→串行输入串行输出第12章时序逻辑电路高等教育出版社44Q1CP12345678Q2Q3Q4D移位寄存器的波形图：第12章时序逻辑电路高等教育出版社4512.4计数器按计数方式加法计数器、减法计数器、可逆计数器。按触发方式同步计数器、异步计数器。按进位制二进制计数器、十进制计数器、任意进制计数器。一、二进制计数器第12章时序逻辑电路高等教育出版社461000(8)0111(7)异步二进制加法计数器Q41TC1Q4FF4Q31TC1Q3FF3Q11TC1Q1FF2Q11TC1Q1FF1CPRD=1=1T第12章时序逻辑电路高等教育出版社47Q1Q2Q3Q414710131516CP十六分频四分频八分频二分频二进制加法计数器波形图：第12章时序逻辑电路高等教育出版社48CPQ4Q3Q