演讲限时计时器

课程设计名称：电子技术课程设计题目：演讲限时定时器学期：2013-2014学年第2学期专业：电气自动化班级：电气12-4姓名：高明学号：1205040404指导教师：谢国民辽宁工程技术大学课程设计成绩评定表评定指标标准评定评定标准合格不合格单元电路及整体设计方案合理性正确性创新性仿真是否进行仿真技术指标或性能符合设计要求有完成结果设计报告格式正确内容充实语言流畅标准说明：以上三大项指标中，每大项中有两小项或三小项合格，视为总成绩合格。总成绩日期年月日课程设计任务书一、设计题目：演讲限时定时器二、设计任务及：采用555定时器设计演讲限时定时器，如果发言人演讲时间超时，定时器就会发出声响告知发言人到时。三、设计计划1）设计时间一周；2）最终提交原理图或结果仿真。四、设计要求1）定时和控制选用555定时器；2）限定发言时间为5分钟；3)设计方案要有比较环节，扬声器音调可调。4）用绘图软件绘制原理图。指导教师：谢国民日期：2014年6月21日摘要本设计电路分为时钟脉冲电路、预置时间电路、提示信号发生电路三部分。1、预置时间用三个74LS160十进制计数器和适当的门电路控制的，设有5min输入（脉冲）。它接受555多谐振荡电路的脉冲，因为是5min，所以在脉冲是1Hz的情况下，需要使三个74LS160十进制计数器达到300进制，即300s。2、利用555构成多谐振荡电路产生所需的1Hz脉冲，提供给计数器的时钟脉冲，每记一次数走一秒。3、提示信号发生电路主要由一片555芯片与门电路构成构成。555芯片构成声频振荡蜂鸣电路，逻辑门电路控制提示信号输入蜂鸣器，使其发出声音，提醒发言者时间到。关键词：计数器555多谐振荡器门电路目录1综述...................................................12电路设计框图与思路.....................................22.1总框图设计...........................................22.2单元模块设计.........................................22.3总电路图设计.........................................23方案设计与分析.........................................33.1预置时间方案选择.....................................33.2时钟脉冲产生方案选择.................................33.3提示信号发生电路......................................34各模块工作原理及参数计算...............................44.1预置时间模块.........................................44.2时钟脉冲产生.........................................44.2.1555定时器构造......................................44.2.2555构成多谐振荡电路................................54.2.3提示信号发生模块...................................75完整电路图.............................................86课程设计体会...........................................9参考文献................................................10辽宁工程技术大学电子技术课程设计11综述随着现代科学技术的迅速发展，电子电路在国民经济各个领域得到了极为广泛的应用，琳琅满目的电子产品进入了千家万户。数字电路与技术已广泛用于计算机，自动化装置，医疗器与设备，交通，电信，文娱活动等几乎所有的生活生产领域中，可以毫不夸张的说几乎没人每天都在和技术打交道。演讲限时计时器是能够实现限定发言者发言时间的电子部件，她广泛用于各种演讲与辩论赛的现场，方便提醒发言者演讲时间到。我上学校图书馆找关于本次课设的资料以及上网查阅相关资料后发现要不就是没有相关资料、要不就是关于本次课设的资料不全面，我开始用学到的知识和网上查到的资料做课设，并且经过和其他同学讨论得出方案，并用仿真软件multisim画出电路总图。通过这次课设我发现了数字电子技术与模拟电子技术有更多的优点:数字系统更容易设计、信息储存方便、整个系统的准确度级精度容易保持。电路总体工作流程：开电源----555多谐振荡电路输出时钟脉冲----计数器累加1----直至累积到300----输出个高电平同555声频振荡电路输出的高电平一起到与门----与门输出一个高电平----蜂鸣器工作本次课设利用数电知识，理论实践相结合，解决了问题。高明：演讲限时定时器22电路设计框图与思路2.1总框图设计构思整个系统由哪些功能模块组成，以及各个功能模块之间互相控制关系，将各功能模块联系起来画出总功能模块图。2.2单元模块设计根据总功能框图的功能划分，具体设计各单元模块。设计时，从要实现的功能及如如何实现等方面着手，大体选择相应的元器件，再进行细节设计。2.3总电路图设计单元功能模块设计好后，从各单元功能模块见的控制关系着手,对各单元功能模块进行检验论证，保证各个模块间无冲突，均能正常运行。分析每个模块的各个状态的转换及控制、各功能模块间的控制关系。本设计应重点分析相应的提示信号发生电路之间的关系。纵观全局，规划总电路的布局，最后画出完整的电路图。预置时间模块脉冲发生模块提示信号发生模块辽宁工程技术大学电子技术课程设计33方案设计与分析3.1预置时间方案选择方案一：由于设计要求倒数时间输入可调并译码显示，比较经典的方案是使用8279芯片：40个引脚的8279芯片是由Intel于80年代首先推出的，参考资料较多，应用比较成熟。优点：最为通用，输入时间使用键盘方便、易操作。缺点：元器件多，面积大，电路复杂，需要较好的编程能力才能灵活运用，其综合成本较高，而且本系统只用到其键盘输入单个功能，不能充分利用它的强大功能。方案二：即本设计系统所选方案，由三个74LS160十进制计数器及适当的门电路组成。充分利用的74LS160的异步清零、同步置数以及使能端等各个功能,达到设计要求，电路原理简单、实用，成本较低，易于实现和控制。3.2时钟脉冲产生方案选择时钟脉冲，通常可用两种方案：方案一、晶体振荡分频电路。采用石英晶体振荡器，起振快，时基精度高。振荡工作频率仅决定于石英晶体的谐振频率，而与电路中的R、C数值无关。振荡器经内部分频电路后可分为多档输出，可以使脉冲精度从毫秒到小时。起振、停振、清零都可以从电路上端口直接控制，方便。但本系统中所用的脉冲只需２Hz的低频脉冲，不需太高的精确度，而石英晶体振荡频率较高，用在本系统需多次分频，电路会比较复杂。方案二、本系统采用的是555芯片构成多谐振荡电路产生所需脉冲。555定时器是一种单片集成电路，只需要在其外部配上少量的阻容元件，就可构成多偕等脉冲电路，使用灵活方便，振荡周期一般可根据其外部接的电阻、电容计算，公式为T=0.69（R1+2R2）C。其电路较简单且可以利用T与R1、R2、C的关系方便地改变振荡频率，以满足系统要求，根据这道题的要求，算得R1=44.9k、R2=50k。3.3提示信号发生电路提示信号主要是由一片555芯片以及适当门电路组成。555芯片构成多谐振高明：演讲限时定时器4荡电路产生一定频率的蜂鸣信号。考虑到充分利用已用555芯片来产生不同提示信号，以产生不同频率的蜂鸣信号，逻辑门电路控制提示信号输入扬声器，使其发出声音，提醒发言者时间到。4各模块工作原理及参数计算4.1预置时间模块电路如图4-2示预置时间电路工作原理：由三个74LS160组成计数器，由脉冲发生模块给计数器电路提供计数脉冲，一个1HZ的计数脉冲会使计数器累加1，当计数器累加到300时，会给输出控制一个高电平。时间预置控制芯片74LS160VCC5V2130VCCU174LS160DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U274LS160DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U374LS160DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U6A74LS04DU6B74LS04D76815图4-2预置时间电路4.2时钟脉冲产生4.2.1555定时器构造图4-174LS160/161的管脚图和功能表（a）管脚图123456712111013141516ENPDCBACLKQCQBVccQDQARCOLOADCLR74LS160/16198GNDENTCLRENPQDQCQBQA00000置零110保持（b）功能表LOADENTCLK工作状态10DCBA预置数1101保持1111计数辽宁工程技术大学电子技术课程设计5定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS工艺制作的称为7555，除单稳态定时器外，还有对应的双定时器556/7556。555定时器的电源电压范围宽，可在4.5V~16V工作，7555可在3~18V工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS或者模拟电路电平兼容。555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。555定时器的内部电路框图和外引脚排列图分别如图4-3所示。它内部包括两个电压比较器，三个等值串联电阻，一个RS触发器，一个放电管T及功率输出级。同时它提供两个基准电压VCC/3和2VCC/3。RRRVREFRSQA1A2VCCDISCHARGETHRESHOLDCONTROLVOLTAGERESETOUTPUTTRIGGERGND12345678图4-3555定时器构造4.2.2555构成多谐振荡电路图4-4555的管脚图和功能表12345678OUT555DISGNDVccCOTHTRRD(a)管脚图（b）功能表TH1RDT01OUT01导通VCO或VCC32TRVCO或VCC3121不变VCO或VCC32VCO或VCC3121不变VCO或VCC312101导通截止高明：演讲限时定时器6由555构成的多谐振荡电路如图4-5所示。图（a）所示电路输出端得到的方波周期为：CRRCRRT)2(7.02ln)2(2121(4-1)其占空比q=(R1+R2)/(R1+2R2)是固定的。为得到占空比可调的方波，可采用图（b）所示电路，时钟脉冲由555芯片构成的多谐振荡电路产生，因为该脉冲信号要送至300进制计数器上，而要求五分钟，故产生脉冲频率为f=1Hz.C=0.00001f输出端得到的方波周期为：1)2(7.02ln)2(2121CRRCRRT(4-2)k9.144221RR故k9.441Rk502R图4-5由555构成的多谐振荡器12348675CR10.01F+VCCVo555(a)占空比固定R212348675CR10.01F+VCCVo555(b)占空比可调R2R3D2D1RARB辽宁工程技术大学电子技术课程设计7在该实验中，我们使用的时钟脉冲图为图4-6U4LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2R144.9kΩR250kΩC110u