DDS直接数字频率合成器设计(优秀)--南京理工大学--电光院

1/30DDS直接数字频率合成器设计实验报告学院:电子工程与光电技术学院指导老师:姜萍时间：2012年12月2/30摘要直接数字频率合成器（DirectDigitalFrequencySynthesizer简称DDFS或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。本实验利用QuartusII软件设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器，具有频率控制、相位控制、测频、显示多种波形、容量扩展等功能（包含附加功能）。实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。之后再完成调试、仿真、编程下载的过程，并对最终结果进行分析，最后总结出在实验过程中出现的问题以及提出解决方案。Abstract:DirectDigitalFrequencySynthesizerisatechnologybasedonfullydigitaltechnique,afrequencycombinationtechniquesynthesesarequiredwaveformfromconceptofphase.Thisexperiment,usingQuartusIIsoftwaretodesignafrequencyandphaseallcancontrolthesineandcosineoutputhasdirectdigitalfrequencysynthesizerwiththefunctionsofcontrollingfrequencyandphase,measuringfrequencyanddisplayingdifferentwaveforms.Thepaperhasanalyzedtheprincipleofallworkandexplainedthedesigningprincipleofdifferentpartsseparately.weintegratethemodulestoformawholecircuitonthebasisofthelogicrelationbetweenthemodules.Bydebugging,simulating,compiling,programmingandanalysisofthefinalresults,Iputforwardamatterandgiveasettlingplan.关键词：直接数字频率合成器累加控制波形Keyword:DirectDigitalFrequencySynthesizeraccumulationcontrolwaveform目录3/30一、设计内容………………………………………………………………………..4二、方案论证………………………………………………………………………..4三、设计要求………………………………………………………………………..43.1基本要求……………………………………………………………………….43.2提高要求……………………………………………………………………….5四、各基本字模块功能设计………………………………………………………..54.1脉冲发生电路………………………………………………………………….54.2频率预置与调节电路………………………………………………………….74.3累加器………………………………………………………………………….84.4波形存储器（ROM）…………………………………………………………94.5相位调节模块………………………………………………………………….124.6D/A转换器…………………………………………………………………...134.7低通滤波器…………………………………………………………………….13五、提高部分设计…………………………………………………………………..135.1能输出多种波形的波形发生器……………………………………………….145.2波形频率控制字、相位控制字的数码管显示……………………………….165.3能够同时输出正余弦或正弦与其他波形的两路正交信号…………………..175.4在数码管上显示生成的波形频率……………………………………………..185.4.1测评电路……………………………………………………………………185.4.2显示电路……………………………………………………………………205.5节省ROM空间………………………………………………………………..21六、总电路图………………………………………………………………………..23七、正在设计但还没实现的电路…………………………………………………..237.1AM调幅波……………………………………………………………………...23八、实验中遇到的问题及解决办法………………………………………………...268.1频率字与频率显示电路的计数进制不同的问题……………………………..268.2频率的显示问题………………………………………………………………..26九、仿真下载………………………………………………………………………..26十、实验感悟…………………………………………………………………………27十一、鸣谢…………………………………………………………………………...28十二、示波器截图…………………………………………………………………..2812.1五种波形图（正弦、余弦、方波、锯齿、三角）………………………….2812.2各种组合波……………………………………………………………………2812.3频率控制字改变后的波形变化………………………………………………2912.4相位控制字改变后的波形变化………………………………………………2912.5节省ROM空间后有四分之一周期波恢复全波形………………………….29十三、参考文献……………………………………………………………………..304/30一、设计内容：设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（DirectDigitalFrequencySynthesizer简称DDFS或DDS）。二、方案论证：2.1DDS概念：直接数字频率合成器（DirectDigitalFrequencySynthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。2.2DDS的组成及工作原理DDS的组成如下图所示：图（2.2.1）DDS的组成结构由上图可知，DDS的主要由频率预置与调节电路、累加器、波形存储器、D/A转换器及低通滤波器这几部分组成。其主要工作就是相位累加，其输入是控制字，输出送相位调制器，相位调制器除对累加器的结果加上一个偏移量外，还通过相位同步器与时钟同步。正弦.ROM查找表完成相位到幅度的转换，它接受相位调制器的输出实际上就是ROM的地址值，其输出送入D/A，就得到最终的正弦波。2.3DDS的工作流流程图：图（2.3.1）DDS的工作流流程图：三、设计要求：3.1设计基本要求：1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM结构配置成212×10类型；5/303、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；3.2设计提高部分要求：1、通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)2、能够同时输出正余弦两路正交信号；3、在数码管上显示生成的波形频率；4、充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；6、基于DDS的AM调制器的设计；7、自己添加其他功能。四、各基本电路子模块设计原理4.1脉冲发生电路：由于SmartSOPC实验系统提供的脉冲为48MHz，因此我们要通过分频电路得到我们所需要的1KHz，1Hz，0.5Hz和1MHz。分频电路主要是由2分频、3分频、10分频这3种基本分频电路以不同形式组合构成。4.1.1二分频电路：4.1.1.1二分频电路图及封装图：图（4.1.1）2分频电路图图（4.1.2）封装图从上图可以看出，2分频电路与上周所做EDA2实验中所用2分频电路相同，均由D触发器构成。4.1.1.2二分频波形图：图（4.1.3）2分频电路波形图4.1.2三分频电路：4.1.2.1三分频电路图及封装图：6/30图（4.1.4）3分频电路图图（4.1.5）封装图4.1.2.2三分频波形图：图（4.1.6）3分频电路波形图4.1.3十六分频电路：16分频电路由一个8分频电路与一个2分频电路串联而成，8分频电路实际是由三个2分频电路相连而成。由于在之前已经介绍过2分频电路，因此这边就不在赘述。4.1.3.1十六分频电路图及封装图：图（4.1.7）16分频电路图图（4.1.8）封装图4.1.3.2十六分频电路波形图：图（4.1.9）16分频电路波形图4.1.4十分频电路：4.1.4.1十分频电路图及封装图：7/30图（4.1.10）10分频电路图图（4.1.11）封装图4.1.4.2十分频电路波形图：图（4.1.12）模10计数器电路的波形图4.1.5一千分频电路：1000分频主要由3个10分频电路相连而成，原理与10分频电路相同。4.1.5.1一千分频电路图及封装图：图（4.1.13）1000分频电路图图（4.1.14）封装图4.1.6总的脉冲电路图为：图（4.1.15）总的脉冲电路图其封装图如下所示：图（4.1.16）48分频电路封装图4.2频率预置与调节电路：4.2.1电路原理：频率预置与调节电路的主要作用是实现频率控制量的输入，不变量K被称为相位增量，也叫频率控制字。DDS的输出频率表达式为/2NoutcfKf。当1K时，输出最低频率为/2Ncf；而DDS的最高输出频率由Nyquist采样定理决定，8/30即/2outcff，即12NK，此时K为最大值。频率控制字K设计的是从0000到1111的四位二进制数，但是为了与相位累加器相匹配，K需要定义成12位的二进制数。所以K的高8为都要赋零，只需要控制低四位,即K的范围是从000000000000到000000001111。若直接用开关输入需要4个开关，而SmartSOPC实验箱提供的只有8个开关，为了节省开关，本设计利用一个模16计数器来产生频率控制字K。计数频率采用1Hz，1秒钟计一次数，通过开关来控制使K达到需要频率控制字4.2.2电路图及其封装图：图（4.2.1）频率预置与调节电路图图（4.2.2）封装图从上图可以看出，我们在设计模块时，用74161设计模16模块，1Hz信号输入让其变化，完成从0000到1111的模16计数。该模块有清零（qinling）和保持（baochi）端，由开关控制，以便计数到需要值时保持或清零。4.3累加器：4.3.1累加器的原理：累加器由N位加法器N位寄存器构成，如下图所示。图（4.2.3）累加器流程图其作用是，每来一个时钟clk，加法器就将频率控制字K与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。4.3.1累加器的电路图及封装图：9/30图（4.3.1）累加器电路