计算机组成原理试题及答案-(1)

第1页共30页计算机组成原理试题及答案一、填空（12分）1.某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供，指令提供；而在变址寻址中，变址寄存器提供，指令提供。3.影响流水线性能的因素主要反映在和两个方面。4.设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。5.CPU从主存取出一条指令并执行该指令的时间叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。二、名词解释(8分)1.微程序控制2.存储器带宽3.RISC4.中断隐指令及功能第2页共30页三、简答（18分）1.完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。2.设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。3.某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。中断源屏蔽字01234L0L1L2L3L4第3页共30页4.某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3）一次间址的寻址范围；（4）相对寻址的寻址范围。四、（6分）设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则计算[25169]+[24)1611(]五、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）第4页共30页OE允许输出WE允许写六、（10分）设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号，用WR/作读写控制信号，现有下列存储芯片：RAM：1K×8位、2K×4位、4K×8位ROM：2K×8位、4K×8位以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求：（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。（3）详细画出存储芯片的片选逻辑。ROMAiA0CSDnD0PD/ProgrRAMAiA0CSDnD0OEWEG1G2AG2BCBAY7Y6Y074138第5页共30页七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还需要增加哪些微操作。（10分）八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。（8分）第6页共30页计算机组成原理试题答案一、填空（12分）1．127；1/512；-1/512-1/32768；-128。2．基地址；形式地址；基地址；形式地址。3．访存冲突；相关问题。4．300ns；310ns。5．指令周期；机器周期；节拍。二、名词解释(8分)1．微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。2．存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3．RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。4．中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答（18分）1．答：总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2．答：（1）若Cache采用直接相联映像：字块中含64个字节，字块的位数为b=6。第7页共30页Cache中含有256个字块，所以字块地址位数c=8。主存容量为1M字节，总位数为20。主存字块标记位数t=6。（2）若Cache采用四路组相联映像，字块中含64个字节，字块的位数为b=6。每组含有四个字块，每组含256个字节。Cache中含有64个字块，所以组地址位数q=6。主存容量为1M字节，总位数为20。主存字块标记位数t=8。3．答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字01234L0L1L2L3L401000000001100111101110004．答：（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；（2）-64~63；（3）216；（4）216．四、（6分）答：被加数为0,101;0.100100，[x]补=00,101;00.100100加数为0,100;1.010100，[y]补=00,100;11.010100（1）对阶：[△j]补=[jx]补-[jy]补=00,101+11,100=00,001即△j=1，则y的尾数向右移一位，阶码相应加1，即[y]’补=00,101;11.101010②求和补x][S+补y][S=补x][S+[Sy]补第8页共30页=00.100100+11.101010=00.001110即[x+y]补=00,101;00.001110尾数出现“00.0”，需左规。③规格化左规后得[x+y]补=00,011;00.111000∴[x+y]补=00,111;00.111000五、（8分）答：DMA方式接口电路的基本组成框图如下：以数据输入为例，具体操作如下：①从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字）；②设备向DMA接口发请求（DREQ）；③DMA接口向CPU申请总线控制权（HRQ）；④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；⑤将DMA主存地址寄存器中的主存地址送地址总线；⑥通知设备已被授予一个DMA周期（DACK），并为交换下一个字做准备；⑦将DMA数据缓冲寄存器的内容送数据总线；⑧命令存储器作写操作；⑨修改主存地址和字计数值；⑩判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则第9页共30页向CPU申请程序中断，标志数据块传送结束。六、（10分）方法一：答：地址空间描述如下：ROM对应的空间：11111111111111111111000000000000RAM对应的空间：11101111111111111110100000000000选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位扩展）11101111111111111110100000000000CPU与存储器连接图见下页：CPUROM1G1G2AG2BCBAY7Y6Y0&A15A14A13A12A11A10-A0ROM2RAM1RAM2D7-D0D7-D0D7-D0D7-D4D3-D0OEOEWEWERDRDCSCSCS方法二：答：地址空间描述如下：ROM对应的空间：第10页共30页11111111111111111111000000000000RAM对应的空间：11101111111111111110100000000000选择ROM芯片为4K×8位的一片，RAM芯片为2K×4位的两片CPUR/WMREQA15A14A13A12A11A10A0D7D0&G1G2AG2BABCROMRAMRAMD3D4Y7Y6Y5Y3Y4Y2Y1Y0&A11A0A10A0A10A0D7D4D7D0D0D3第11页共30页七、（10分）答：组合逻辑设计的微操作命令：取指：T0：PC→MART1：M[MAR]→MDR,PC+1→PCT2：MDR→IR,OP[IR]→微操作形成部件执行：T0：SP→MART1：M[MAR]→MDRT2：MDR→PC,SP+1→SP微程序设计的微操作命令：取指微程序：T0：PC→MART1：Ad[CMIR]→CMART2：M[MAR]→MDR,PC+1→PCT3：Ad[CMIR]→CMART4：MDR→IR,OP[IR]→微操作形成部件T5：OP[IR]→CMAR中断返回微程序：T0：SP→MART1：Ad[CMIR]→CMART2：M[MAR]→MDRT3：Ad[CMIR]→CMART4：MDR→PC,SP+1→SPT5：Ad[CMIR]→CMAR第12页共30页八、（8分）答：针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如进位链、两位乘除法；针对I/O系统，可以运用DMA技术来减少CPU对外设访问的干预。1．设[x]补=x0.x1x2…xn。求证：[x]补=2x0+x，其中0（1X≥0）x0=1（0X-1）2．某机字长32位，定位表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最小负数是多少？(2)定点原码小数表示时，最大正数是多少？最小负数是多少？3．如图B17.1表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容量为8个存贮单元，问：（1）CPU按虚地址1去访问主存时主存的实地址码是多少？（2）当CPU按虚地址2去访问主存时主存的实地址码是多少？（3）当CPU按虚地址3去访问主存时主存的实地址码是多少？4．某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示，a-j分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。第13页共30页5．CD-ROM光盘的外缘有5mm宽的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。计算模式1和模式2情况下光盘存储容量是多少？6．如图所示的系统中断机构是采用多级优先中断结构，设备A连接于最高优先级，设备B次之，设备C又次之。要求CPU在执行完当前指令时转而对中断请求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。第14页共30页7、已知x=-0.01111，y=+0.11001，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x–y=？8.某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）