搜索
二．判断题（10分）1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（√）2．三态门输出为高阻时，其输出线上电压为高电平（×）3．超前进位加法器比串行进位加法器速度慢（×）4．译码器哪个输出信号有效取决于译码器的地址输入信号（√）5．五进制计数器的有效状态为五个（√）6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（√）7．当时序逻辑电路存在无效循环时该电路不能自启动（√）8．RS触发器、JK触发器均具有状态翻转功能（×）9．D/A的含义是模数转换（×）10．构成一个7进制计数器需要3个触发器（√）（√）1．OC门的输出端可并联使用。（×）2．当TTL门输出电流IOH=0.4mA,IOL=16mA,IIH=40μA,IIL=1mA时N=16。（√）3．N进制计数器可以实现N分频。（×）4．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。（√）5．单稳态触发器暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度。（×）6．在逻辑电路中三极管即可工作在放大，饱和、截止状态。（√）7．逻辑函数Y=DBCAAB满足一定条件时存在两处竞争—冒险。（×）8．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。（）9．二进制数（101110）B转换成8421BCD码为（01000110）8421。（×）10．逻辑函数Y（ABC）=)4,2,0(m时即：Y（ABC）=)7,6,5,3,1(m。1.8421BCD码是二——十进制码。（√）2.与逻辑是至少一个条件具备事件就发生的逻辑。(×)3.L等于A和B的异或，其表达式是L=A+B。(×)4.“同或”逻辑功能是两个输入变量A、B相同时，输出为1；A、B不同时，输出为0。(√)6.三态与非门的三个输出状态分别是高电平、低电平和接地状态。（×）7.OC门实现“线与”时必须要加上拉电阻。（√）8.74LS是TTL低功耗肖特基系列产品。（√）9.实现两个一位二进制相加产生和数及进位数的电路称为全加器。（×）10.实现两个一位二进制数和低位进位数相加产生和数及进位数的电路称为半加器。(×)11.译码器的输入端是特定的输入信号，输出端是二进制代码。（×）13.基本RS触发器具有“不定”问题。(√)14.JK触发器有保持功能，但无翻转功能。（×）15.逻辑器件74161是集成寄存器。（×）16.计数器不能作为分频器。（×）17.对于TTL门电路来说，如果输入端悬空即代表输入低电平。（×）18.ADC是将数字信号转换成模拟信号的转换电路。（×）19.集成D/A转换器中，集成度是描述其性能参数的重要指标之一。（×）20.D/A转换器的位数越多，转换精度越高。（×）21.双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（√）22.某CD音乐的频率范围是0.02~20.0KHz，A/D转换进行采样时，则采样频率可选择50.7KHz。（√）23.建立图形编辑文件时，保存的路径可以包含中文名。（×）24.相比FPGA，CPLD的单元数目多。（×）25.相比FPGA，CPLD的单元功能强。（√）1、当选用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。（×）2、若两逻辑式相等，则它们对应的对偶式也相等。（√）3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。（√）4、与逐次逼近型ADC比较，双积分型ADC的转换速度快。（×）5、钟控RS触发器是脉冲触发方式。（×）6、A/D转换过程通过取样、保持、量化和编码四个步骤。（√）1、8421码0001比大1001。（√）2、若两个函数具有相同的真值表，则两个逻辑函数必然相等。（√）3、三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）4、液晶显示器可以在完全黑暗的工作环境中使用。（×）5、由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（×）6、时序电路不含有记忆功能的器件。（×）7、施密特触发器的正向阈值电压一定大于负向阈值电压。（√）8、动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（√）9、D/A转换器的位数越多，转换精度越高。（√）10、PAL可重复编程。（×）