搜索
1第三节计数器第二节寄存器第一节双稳态触发器第六节数字电路应用举例第四节数/模和模/数变换器第五节555定时器一、RS触发器二、JK触发器三、D触发器4触发器——一种具有记忆功能的能够储存一位二值信号的基本单元电路,是构成时序逻辑电路的基本逻辑部件。在对数字信号进行算术运算和逻辑运算过程中，需要暂时保存(记忆)一定的代码(指令、操作数、或控制信号)，需要一种具有记忆功能的逻辑单元。第一节双稳态触发器双稳态触发器——有两个相反的稳定状态,从一个稳定状态转换为另一个稳定状态靠输入信号触发,输入信号消失后,稳定状态能一直保持下去。5第一节双稳态触发器按逻辑功能不同分为：R-S触发器、D触发器、JK触发器、T和T´触发器。分类：6第一节双稳态触发器数字电路特点：输出只取决于当前的输入组成：门电路，不存在记忆元件特点：输出取决于当前的输入和原来的状态组成：组合电路、记忆元件时序逻辑电路组合逻辑电路7一、RS触发器1.电路组成信号输出端：Q=0、Q=1的状态称0状态。Q=1、Q=0的状态称1状态。第一节双稳态触发器(一)基本R-S触发器由两个与非门交叉耦合而组成。反馈线与非门&GB&GA两输入端SDRDQQ两互补输出端018反馈线与非门在输入信号作用下，两个稳定状态“0”态和“1”态互相转换，当输入信号消失后，电路状态能保存下来。&GB&GA两输入端SDRDQQ两互补输出端01一个触发器可存储1位二进制数码第一节双稳态触发器9QQSdRdSR逻辑符号&GB&GASdRdQQ低电平有效第一节双稳态触发器逻辑电路10第一节双稳态触发器0有0出1,全1出0102.工作原理及逻辑关系&GB&GASdRdQQ1001101置0端（复位端）SdRd次态现态Qn+1Qn逻辑状态表①置0功能，当=0、=1时：不论原来为0还是1，都有=1；反馈回GA后使Q＝0。既使消失,Q端仍保持0状态不变。SDRDQQQRD11第一节双稳态触发器&GB&GASdRdQQ011010010次态现态SdRd110101置1端（置位端）Qn+1Qn逻辑状态表②置1功能,=1、=0时：不论原来Q为0还是1，都有Q=1；Q反馈回GB后使Q=1、=0。既使消失,Q端仍保持1状态不变。SDRDSDQ12第一节双稳态触发器&GB&GASdRdQQ11011001001011次态现态SdRd不变101101Qn+1Qn逻辑状态表③记忆功能,=1、=1时：设原态Q=0、=1，反馈回GA，保证Q=0，当由0变为1时，Q反馈回GB仍为0，触发器保持原有状态不变，即原态被存储，具有记忆能力。SDRDQQRd13第一节双稳态触发器？&GB&GASdRdQQ00不定10010010111101次态现态SdRd不变011100Qn+1Qn逻辑状态表④状态不变，=0、=0时禁用：Q==1，不符合触发器的逻辑关系。且与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器的状态,触发器不允许出现这种情况。SDRDQ14第一节双稳态触发器2.有记忆功能：电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。4.缺点：输出状态直接受输入信号的控制，使用范围受限。说明100置0011置111保持记忆功能00不定应禁止3.有置0或置1功能:在外加触发信号时，电路可以触发翻转。&GB&GASdRdQQRdSd基本RS触发器特点归纳1.Rd、Sd负脉冲触发。Qn+115时钟脉冲CP(同步信号)——是一种控制命令（触发信号），控制触发器翻转，是一串矩形脉冲。可控（钟控或同步）RS触发器——通过控制门实现时钟脉冲对输入信号控制的触发器。同步——各触发器翻转由同一时间控制。第一节双稳态触发器基本RS触发器缺点：输出状态直接受输入信号的控制，使用范围受限。增加两个控制门和一个触发信号，让输入控制信号通过控制门传送。16一、可控RS触发器(一)电路组成&GD&GCSdRdQQ&GB&GACPSR时钟脉冲输入信号直接复位端直接置位端基本RS触发器输入控制门第一节双稳态触发器输入控制门——实现时钟脉冲对输入信号的控制。时钟脉冲——采用正脉冲（CP高电平时翻转）。17SdRdQQCP&GD&GC&GB&GASR第一节双稳态触发器工作过程一般不用，不用时,两者处于1状态（高电平或悬空）。加负脉冲（低电平）有效直接复位端和直接置位端——实际应用中，必须将触发器设置成某一初始状态，不经时钟脉冲控制，就可置0或置1。SDRD18第一节双稳态触发器SdRdQQCP&GD&GC&GB&GASR逻辑符号QQSRCPRdSdSCR19SdRdQQCP&GD&GC&GB&GASR1.当CP＝0时：R、S无论如何，GC、GD门输出均为1,被封锁，触发器保持原状态。R、S不起作用。2.当CP＝1时：GC、GD被解除封锁,R、S输入端的信号作用到基本R-S触发器，触发器输出状态随R、S的状态而变化。(二)工作原理R、S经控制门变为反脉冲。011第一节双稳态触发器20SdRdQQCP&GD&GC&GB&GASRCP＝1时100①S=R=0：控制门输出1，保持原态。②S=1、R=0：GC门输出0，则Q=1。111010讨论第一节双稳态触发器21SdRdQQCP&GD&GC&GB&GASRCP＝1时1100➂S=0、R=1：GD门输出0，则Q=0。➃S=1、R=1：GC、GD门输出0，则触发器输出不确定。01110？讨论第一节双稳态触发器22逻辑状态表不允许出现第一节双稳态触发器RS说明00不变100输出为0011输出为111☓不定Qn+1QnSdRdQQCP&GD&GC&GB&GASR23第一节双稳态触发器[例7-1-1]假设Q的初始状态为0，画出输出端Q的波形图。RSCP不定CP高电平时触发器状态由R、S确定Q000SR01010111不定Qn+1Qn逻辑状态表00保持1010101124加两条反馈线R→Q（R=Qn)S→Q(S=Qn)QQSdRd&GB&GACP&GD&GCSR反馈使GC门和GD门分别受Q和Q控制,当计数脉冲加到CP端时,GC和GD两个门中只有一个门产生负脉冲,使触发器翻转。第一节双稳态触发器[例7-1-2]假设Q的初始状态为0，画出输出端Q的波形图。25设:触发器的初始状态为Q=0、Q=1,计数脉冲输入时CP=1。QQSdRd&GB&GACP&GD&GCSR011010101讨论GC门两个输入端都是1态,输出0，使触发器翻转到Q=1。GD门由Q反馈线控制处于0态，不会输出0。第一节双稳态触发器CP端加计数脉冲,来一个计数脉冲翻转一次,翻转的次数等于脉冲的数目,构成计数器。26QQSdRd&GB&GACP&GD&GCSR10110触发器翻转之后，如果计数脉冲的高电平没及时降下来(或时钟脉冲过宽)，GD门受Q控制,就会输出负脉冲，使触发器产生不应有的新翻转，造成动作混乱。1010第一节双稳态触发器可控RS触发器缺点：发生空翻现象。27C克服办法——采用主从JK触发器或D触发器空翻现象——因时钟脉冲过宽,在一个时钟脉冲期间触发器发生多次翻转。Q=SQ=R第一节双稳态触发器00SR01010111不定Qn+1Qn逻辑状态表28第一节双稳态触发器可控RS触发器主要特点归纳逻辑符号QQSRCPRdSdSCR逻辑状态表RS说明00不变100输出为0011输出为111☓不定Qn+1QnRdSdQQCP&GD&GC&GB&GASR29第一节双稳态触发器2.电平触发方式：在CP＝1期间接收输入信号，CP＝0时状态保持不变。要求：在CP＝1期间触发信号保持不变。1.电路具有两个稳定状态。3.有记忆功能：在无外来触发信号作用时，电路将保持原状态不变。5.缺点:计数时存在空翻问题。4.有计数功能：来一个计数脉冲，电路翻转一次，计数一次。归纳可控RS触发器主要特点30第一节双稳态触发器实验十三、RS触发器的功能验证实验目的：验证RS触发器的功能。建立电路：1.利用与非门组成RS触发器。实验步骤：1.记录指示灯的状态。2.与触发器的真值表相比较。2.利用指示灯来表示输出端的状态。EDA实验链接EDA1331第一节双稳态触发器EDA实验基本RS触发器32第一节双稳态触发器EDA实验结论:通过测试，验证了RS触发器的功能。实验数据：RSQ00保持01110011不定33二、JK触发器1.电路组成一种功能完善，应用极广泛的电路。第一节双稳态触发器（一）主从JK触发器JCPK1RDSDQQ从触发器CSRCRS主触发器QQ两个可控RS触发器通过一个非门(反相器)相连,分别称主触发器和从触发器。从RS触发器的状态就是主从触发器的状态。主触发器具有双RS端,其中一对输入端标以J、K端。34第一节双稳态触发器QQJCPKRDSD1从触发器CSRCRS主触发器QQ反相器作用：主触发器和从触发器分别得到相位相反的时钟信号，把接收输入信号和改变输出状态从时间上分开。CPCP=1期间:主触发器接受输入信号J和K,从触发器被封锁，状态不变。CP由1→0时:主触发器被封锁，状态不变，从触发器按照主触发器的输出状态转换。100135第一节双稳态触发器QQJCPKRDSD1从触发器CSRCRS主触发器QQCP2.工作原理主、从触发器分两步工作：第一步：在CP为高电平时:输入信号J、K存入主触发器，从触发器状态不变。第二步：在CP下降为低电平时:主触发器中保存的状态传送到从触发器，使两者状态一致。而主触发器状态不变。36第一节双稳态触发器QQJCPKRDSD1从触发器CSRCRS主触发器QQCPJK说明00不变010输出为0101输出为111计数翻转Qn+1QnQn逻辑状态表结论:当J=K=1时,每来一个时钟脉冲下降沿,触发器就翻转一次,具有计数功能37第一节双稳态触发器UCCSdCPK3K2K1Q141312111098134572J1J2J3RDQGND6CT1072QQJCKJKCPRdSdQQJCK&&K1CPRdSdK2J2J1多输入结构J=J1·J2CT1072型外引线排列图逻辑符号38第一节双稳态触发器CP为高电平做准备，CP下降沿来时才翻转，隔离了信号的接收和输出过程，有效防止了空翻现象。延迟输出——触发器输出状态的更新滞后于输入信号的接收。CP前沿处主触发器翻转后沿处从触发器翻转39RSRdSd1CPJK后果：抗干扰能力差。若在CP=1期间，因外界干扰使J由0变成1,主触发器置1。当干扰消失后,主触发器保持置1态。3.“一次变化”问题设现态为Qn=0,当J=K=0时，应当维持0状态不变。当CP下降沿到达时，从触发器翻转到置1态,而不是维持原状态0不变。从触发器Q́Q́CPSR主触发器QQ第一节双稳态触发器40第一节双稳态触发器归纳主从JK触发器特点逻辑符号JK说明00不变010输出为0101输出为111计数翻转Qn+1QnQn逻辑状态表QQJCKJKCPRdSdQQJCPKRDSD1从触发器CSRCRS主触发器QQCP41第一节双稳态触发器（1）具有置数、记忆、计数功能。（3）克服了触发器空翻现象：主从触发器把信号的接收和输出分为两个过程，任何时刻输入信号都不会影响输出的状态。归纳主从JK触发器特点（2）边沿触发方式——在CP＝1期间接收输入信号,在CP下降沿到来时触发翻转。424.具有边沿触发方式的JK触发器为了增强抗干扰能力。触发器仅仅在时钟CP跳转时刻（脉冲的上升沿或下降沿到来时）才发生翻转，而在CP=1或CP=0期间，触发器的状态保持不变。输入端的任何变化都不影响触发器的次态输出。第一节双稳态触发器常用集成边沿触发器有：双JK边沿触发器：CT3112/4112、CT2108等。单JK边沿触发器：CT2101/2102（下降沿触发）、CT1070（上升沿触发）。43第一节双稳态触发器1011111CP101J0K11CP下降沿处翻转[例7-1-3]某型号主从JK触发器，试画出输出端Q的波形图。QQ441.边沿触发方式在时钟脉冲CP上升沿到来时接收输入信号，同时改变输出状态。在CP周期的其他时间，触发器的输出状态与输入信号无关。第一