搜索
本科生期末试卷（一）一、选择题（每小题1分，共15分）1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B）计算机。A并行B冯·诺依曼C智能D串行考查：常识2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（A）。A-(231-1)B-(230-1)C-(231+1)D-(230+1)考查：32位定点整数表示范围3以下有关运算器的描述，（C）是正确的。A只做加法运算B只做算术运算C算术运算与逻辑运算D只做逻辑运算考查：运算器的功能4EEPROM是指（D）。A读写存储器B只读存储器C闪速存储器D电擦除可编程只读存储器考查：EEPROM5常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。Acache-主存B主存-辅存Ccache-辅存D通用寄存器-cache考查：虚拟存储系统两级结构6RISC访内指令中，操作数的物理位置一般安排在（D）。A栈顶和次栈顶B两个主存单元C一个主存单元和一个通用寄存器D两个通用寄存器考查：RISC指令和CISC指令7当前的CPU由（B）组成。A控制器B控制器、运算器、cacheC运算器、主存D控制器、ALU、主存考查：CPU组成8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（A）。A具备同等水平B不具备同等水平C小于前者D大于前者考查：流水CPU9在集中式总线仲裁中，（A）方式响应时间最快。A独立请求B计数器定时查询C菊花链考查：集中式总线仲裁10CPU中跟踪指令后继地址的寄存器是（C）。A地址寄存器B指令计数器C程序计数器D指令寄存器考查：程序计数器11从信息流的传输速度来看，（A）系统工作效率最低。A单总线B双总线C三总线D多总线考查：总线结构12单级中断系统中，CPU一旦响应中断，立即关闭（C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A中断允许B中断请求C中断屏蔽DDMA请求考查:中断过程13安腾处理机的典型指令格式为（C）位。A32位B64位C41位D48位考查：安腾处理机14下面操作中应该由特权指令完成的是（B）。A设置定时器的初值B从用户模式切换到管理员模式C开定时器中断D关中断考查：特权指令15下列各项中，不属于安腾体系结构基本特征的是（D）。A超长指令字B显式并行指令计算C推断执行D超线程考查：安腾体系结构二、填空题（每小题2分，共20分）1字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。2按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。3双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（时间）并行技术，后者采用（空间）并行技术。4虚拟存储器分为页式、（段）式、（段页）式三种。5安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（地址码）字段，它们用于指定（寄存器）2个源操作数和1个目标操作数的地址。6CPU从内存取出一条指令并执行该指令的时间称为（指令周期），它常用若干个（CPU周期）来表示。7安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（1位推断寄存器）和8个（64位分支寄存器）。8衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。9DMA控制器按其结构，分为（选择型）DMA控制器和（多路型）DMA控制器。前者适用于高速设备，后者适用于慢速设备。1064位处理机的两种典型体系结构是（Intel64体系结构）和（安腾体系结构）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。三、简答题（每小题8分，共16分）1CPU中有哪几类主要寄存器，用一句话回答其功能。答：A.数据缓冲寄存器(DR)B.指令寄存器(IR)C.程序计算器(PC)D.数据地址寄存器(AR)E.通用寄存器(R0～R3)F.状态字寄存器(PSW)功能：执行指令、操作、时间的控制以及数据加工。2指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存中取出的数据送运算器四、计算题（10分）设x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。五、证明题（12分）用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。证明：假设（1）存储器模块字长=数据总线宽度（2）模块存取一个字的存储周期=T(3)总线传送周期为t（4）交叉存储器的交叉模块为mP88交叉存储器为了实现流水线方式存储，即通过t时间延迟T=mt(1)六、设计题（15分）某计算机有下图所示的功能部件，其中M为主存，指令和数据均存放在其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自动加1功能），C、D为暂存寄存器，ALU为算术逻辑单元，移位器可左移、右移、直通传送。⑴将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。⑵画出“ADDR1，（R2）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至R1中。⑶若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程图。(1)(2)M-MDR-IR,PC+1测试R1-MDRM-MDR-CR2-MDR七、分析计算题（12分）如果一条指令的执行过程分为取指令、指令译码、指令执行三个子过程，每个子过程时间都为100ns。⑴请分别画出指令顺序执行和流水执行方式的时空图。⑵计算两种情况下执行n=1000条指令所需的时间。⑶流水方式比顺序方式执行指令的速度提高了几倍？P170(1)M-MDR-DC+D-R1PC-MAR本科生期末试卷（二）一、选择题（每小题1分，共15分）1冯·诺依曼机工作的基本方式的特点是（B）。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址2在机器数（BC）中，零的表示形式是唯一的。A原码B补码C移码D反码3在定点二进制运算器中，减法运算一般通过（D）来实现。A原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器4某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（D）。A0—64MBB0—32MBC0—32MD0—64M5主存贮器和CPU之间增加cache的目的是（A）。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量6单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C）。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式7同步控制是（C）。A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式8描述PCI总线中基本概念不正确的句子是（CD）。APCI总线是一个与处理器无关的高速外围设备BPCI总线的基本传输机制是猝发式传送CPCI设备一定是主设备D系统中只允许有一条PCI总线9CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（B）。A512KBB1MBC256KBD2MB256=2的8次方，8位=1B，1024*1024*1B=1MB10为了便于实现多级中断，保存现场信息最有效的办法是采用（B）。A通用寄存器B堆栈C存储器D外存11特权指令是由（C）执行的机器指令。A中断程序B用户程序C操作系统核心程序DI/O程序12虚拟存储技术主要解决存储器的（B）问题。A速度B扩大存储容量C成本D前三者兼顾13引入多道程序的目的在于（A）。A充分利用CPU，减少等待CPU时间B提高实时响应速度C有利于代码共享，减少主辅存信息交换量D充分利用存储器1464位双核安腾处理机采用了（A）技术。A流水B时间并行C资源重复D流水+资源重复15在安腾处理机中，控制推测技术主要用于解决（B）问题。A中断服务B与取数指令有关的控制相关C与转移指令有关的控制相关D与存数指令有关的控制相关二、填空题（每小题2分，共20分）1在计算机术语中，将ALU控制器和（内）存储器合在一起称为（主机）。2数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。3广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。4反映主存速度指标的三个术语是存取时间、（存储器带宽）和（存储周期）。5形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。6CPU从（内存）取出一条指令并执行这条指令的时间和称为（指令周期）。7RISC指令系统的最大特点是：只有（取数）指令和（存数）指令访问存储器，其余指令的操作均在寄存器之间进行。8微型机的标准总线，从带宽132MB/S的32位（字长）总线发展到64位的（指令）总线。9IA-32表示（Intel）公司的（32）位处理机体系结构。10安腾体系机构采用显示并行指令计算技术，在指令中设计了（属性）字段，用以指明哪些指令可以（并行）执行。三、简答题（每小题8分，共16分）1简述64位安腾处理机的体系结构主要特点。1显式并行指令计算技术2超长指令字技术3分支推断技术4推测技术5软件流水技术6寄存器堆栈技术2画出分布式仲裁器的逻辑示意图。四、计算题（10分）已知x=-0.01111，y=+0.11001,求：①[x]补，[-x]补，[y]补，[-y]补；②x+y,x-y,判断加减运算是否溢出。五、分析题（12分）参见图1，这是一个二维中断系统，请问：①在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。②若CPU现执行设备C的中断服务程序，IM2，IM1，IM0的状态是什么？如果CPU执行设备H的中断服务程序，IM2，IM1，IM0的状态又是什么？③每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？④若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？解：（1）在中断情况下，CPU的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU（2）执行设备B的中断服务程序时IM0IM1IM2=111；执行设备D的中断服务程序时IM0IM1IM2=011。（3）每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出中断请求。（4）要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM3=0即可。六、设计题（15分）图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。①“ADDR2,R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。②若将（取指周期）