南京理工大学电工电子综合实验II

2015/10/02电子电工综合实验II南京理工大学姓名：王镇窑班级：9131046801学号：913104680120一、实验要求实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。二、实验内容1.应用CD4511BCD码译码器、LED双字共阴显示器、300Ω限流电阻设计、安装调试四位BCD译码显示电路实现译码显示功能。2.应用NE555时基电路、3kΩ、1kΩ电阻、0.047μF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率f1=1Hzf2=2Hzf3≈500Hzf4≈1000Hz）。3.应用CD4518BCD码计数器、门电路设计、安装、实现00′00″——59′59″时钟加法计数器电路。4.应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时f2=2HZ）。设计安装任意时刻清零电路。5.应用门电路设计、安装、调试报时电路59′53″，59′55″，59′57″低声报时（频率f3≈500Hz），59′59″高声报时（频率f4≈1000Hz），整点报时电路，23359'5955'5959'53Hfff。三、实验元件清单1、集成电路：NE5551片(多谐振荡)CD40401片（分频）CD45182片（8421BCD码十进制计数器）CD45114片（译码器）74LS003片（与非门）74LS201片（4输入与非门）74LS212片（4输入与门）74LS741片（D触发器）2、电阻：1KΩ1只3KΩ1只330Ω28只3、电容：0.047uf1只4、共阴极双字屏显示器两块。四、实验器件引脚图及功能表1.NE555(1)引脚布局图：12345678NE555VccDTHCOGNDTROUTRD（2）逻辑功能表：RD(引脚4)Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××01Vcc32Vcc3101Vcc32Vcc3111Vcc32Vcc31不变2.CD4040（1）引脚布局图：12345616151413121178910CD4040VDDQ11Q10Q8Q9CRCPQ1Q12Q6Q5Q7Q4Q3Q2Vss（2）逻辑功能说明：CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。3.CD4518（1）引脚布局图：12345616151413121178910CD4518VDD2CR2Q42Q32Q22Q12EN2CP1CP1EN1Q11Q21Q31Q41CRVss（2）逻辑功能表：输入输出CRCPENQ3Q2Q1Q0清零1××0000计数0↑1BCD码加法计数保持0×0保持计数00↓BCD码加法计数保持01×保持4.CD4511（1）引脚布局图：12345616151413121178910CD4511VDDfgabcdeD2D3LTBILED4D1Vss（2）逻辑功能表：输入输出LTBILEDCBAgfedcba字符测灯0××××××11111118灭零10×00000000000消隐锁存111××××显示LE=0→1时数据译码1100000011111101100001000011011100010101101121100011100111131100100110011041100101110110151100110111110061100111000011171101000111111181101001110011195.74LS00（1）引脚布局图：123457698101112131474LS00Vcc4B4A4Q3B3A3QGND2Q2B2A1Q1B1A（2）逻辑功能表：输入输出BAQ0000111011106.74LS20（1）引脚布局图：123457698101112131474LS20Vcc2D2CNC2B2A2QGND1Q1D1CNC1B1A（2）逻辑功能表：输入输出ABCDQ0XXX1X0XX1XX0X1XXX01111107．74LS21（1）引脚布局图：123457698101112131474LS21Vcc2D2CNC2B2A2QGND1Q1D1CNC1B1A（2）逻辑功能表：输入输出ABCDQ0XXX0X0XX0XX0X0XXX00111118.74LS74（1）引脚布局图：123457698101112131474LS74Vcc2RD2D2CP2SD2Q2QGND1Q1Q1SD1CP1D1RD（2）逻辑功能表：输入输出CPDRDSDQ1N1NQ清零X01X01置“1”X10X10送“0”↑110O1送“1”↑11110保持O11X保持不允许X00X不确定9.共阴极双字屏两块：（1）引脚布局图：123456789101112131415161718e1d1c1DP1e2d2g2c2DP2f1g1a1b1GND1f2a2b2GND2（2）逻辑功能表：显示字型gfedcba段码001111113fh1000011006h210110115bh310011114fh4110011066h511011016dh611111017dh7000011107h811111117fh911011116fh五、电路各单元原理图以及设计过程1.整体电路设计原理整个电子计时器由显示译码电路、计时电路、脉冲发生电路、校分电路、清零电路和报时电路组成。显示译码电路把BCD码转化为7段数码管显示码传向数码管，计时电路在脉冲信号激励下，配合清零电路完成60进制计时功能，脉冲发生电路负责产生脉冲并分频，在分频电路中可以得到本电路需要的1Hz、2Hz、500Hz、1000Hz信号，校分电路在拨下开关时实现停秒，分以2Hz计数功能，清零电路负责实现60进制并拨下开关实现全部清零；报时电路实现59′53″，59′55″，59′57″低声报时（频率f3≈500Hz），59′59″高声报时（频率f4≈1000Hz）的功能。其原理框图如下：电路总逻辑原理图（在Multisum中模拟成功）：U1ABCDEFGCKR1300Ω1R2300Ω2R3300Ω3R4300Ω4R5300Ω5R6300Ω6R7300Ω7V15VU24511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U3A4518BD_5V1A31B41C51D6EN12MR17CP11U7ABCDEFGCKR15300ΩR16300ΩR17300ΩR18300ΩR19300ΩR20300ΩR21300ΩU84511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U9A4518BD_5V1A31B41C51D6EN12MR17CP114241392745444346474849505152U10ABCDEFGCKR22300ΩR23300ΩR24300ΩR25300ΩR26300ΩR27300ΩR28300ΩU114511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U12A4518BD_5V1A31B41C51D6EN12MR17CP1161605958646362656667686970717374U13ABCDEFGCKR29300ΩR30300ΩR31300ΩR32300ΩR33300ΩR34300ΩR35300ΩU144511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U15A4518BD_5V1A31B41C51D6EN12MR17CP11807978778382818485868788899094U5A7400N5654U4A7400N2115U6A7400NU16A7400N229223U17A74LS74D1D21Q5~1Q6~1CLR11CLK3~1PR4U19A7400NS1键=空格26U20A7400NU21A7400N3132332830S2键=空格25U22A74ALS21AM93917572U18A74ALS21AMU23A74ALS20AN34U24A7400NU25A7400NU26A7400N373840U27A74ALS21AM9555531413121189101617181929LS1BUZZER200Hz57VCCOUTU28555_TIMER_RATEDGNDDISRSTTHRCONTRIR81kΩ76R93kΩ20C147nF24U294040BD_5VO1015O17O111O09MR11~CP10O43O52O64O713O812O914O26O3535036969798电路总引脚连接图：12345616151413121178910CD4511VDDfgabcdeD2D3LTBILED4D1Vss12345616151413121178910CD4511VDDfgabcdeD2D3LTBILED4D1Vss123456789101112131415161718e1d1c1DP1e2d2g2c2DP2f1g1a1b1GND1f2a2b2GND212345616151413121178910CD4511VDDfgabcdeD2D3LTBILED4D1Vss12345616151413121178910CD4511VDDfgabcdeD2D3LTBILED4D1Vss123456789101112131415161718e1d1c1DP1e2d2g2c2DP2f1g1a1b1GND1f2a2b2GND212345616151413121178910CD4518VDD2CR2Q42Q32Q22Q12EN2CP1CP1EN1Q11Q21Q31Q41CRVss12345616151413121178910CD4518VDD2CR2Q42Q32Q22Q12EN2CP1CP1EN1Q11Q21Q31Q41CRVss123457698101112131474LS00Vcc4B4A4Q3B3A3QGND2Q2B2A1Q1B1A123457698101112131474LS74Vcc2RD2D2CP2SD2Q2QGND1Q1Q1SD1CP1D1RD123457698101112131474LS00Vcc4B4A4Q3B3A3QGND2Q2B2A1Q1B1A12345678NE555VccDTHCOGNDTROUTRD12345616151413121178910CD4040VDDQ11Q10Q8Q9CRCPQ1Q12Q6Q5Q7Q4Q3Q2Vss1K3k123457698101112131474LS21Vcc2D2CNC2B2A2QGND1Q1D1CNC1B1A123457698101112131474LS21Vcc2D2CNC2B2A2QGND1Q1D1CNC1B1A123457698101112131474LS20Vcc2D2CNC2B2A2QGND1Q1D1CNC1B1A123457698101112131474LS00Vcc4B4A4Q3B3A3QGND2Q2B2A1Q1B1ADC2.脉冲发生电路电路逻辑原理图：电路引脚连接图：12345678NE555VccDTHCOGNDTROUTRD12345616151413121178910CD4040VDDQ11Q10Q8Q9CRCPQ1Q12Q6Q5Q7Q4Q3Q2VssDC1K3k1Hz2Hz512Hz1024Hz输出矩形波周期：tp1＝τcln3＝1.1RCtp2＝τfdln2