《CMOS集成电路闩锁效应》第二章课件

1《CMOS集成电路闩锁效应》讲义双极型晶体管的原理定性分析SCRCMOS中的双极型晶体管目录2《CMOS集成电路闩锁效应》讲义双极型晶体管的类型：当双极型晶体管工作时半导体中的电子和空穴两种载流子都起作用，所以也常称为双极性结型晶体管（BipolarJunctionTransistor-BJT，双极型晶体管）。按照结构不同，BJT分为NPN管和PNP管。对于NPN管，起主导作用的是电子，对于PNP管，起主导作用的是空穴。双极型晶体管的结构：它由三个掺杂浓度不同的掺杂区和两个PN结组成。按掺杂浓度不同，可以把这些掺杂区分为重掺杂的发射区，轻掺杂的基区和集电区。它们对应的电极称为发射极（Emmiter）、基极（Base）和集电极（Collector）。集电区与基区交界处的PN结称为集电结，发射区与基区交界处的PN结称为发射结。双极型晶体管(b)CEB(d)n型集电区p型基区n型发射区(a)集电极发射极基极集电结发射结(c)p型集电区N型基区p型发射区集电极发射极基极集电结发射结CEB3《CMOS集成电路闩锁效应》讲义根据BJT集电结和发射结偏置情况可以分为四种工作模式：①正向有源：发射结正偏，集电结反偏，工作在正向有源区的BJT具有电流放大功能，它的放大系数是β，β是集电极电流与基极电流的比，β是一个非常关键的参数，通常BJT设计和制造工艺参数的变动都是为了获得足够大的β。正向有源是一种常用的工作区。②饱和：它的两个PN结都正偏。它相当两个并联的二极管。③倒置：发射结反偏，集电结正偏。与正向有源相比，它们的角色倒置了。工作在倒置区的BJT也具有电流放大功能，不过它的放大系数会比正向有源小几倍。实际应用中也很少会用把BJT偏置在倒置区。④截止：它的两个PN结都反偏，它们的漏电流非常微弱，就像开路的开关。双极型晶体管的工作模式工作模式发射结集电结正向有源正偏反偏饱和正偏正偏倒置反偏正偏截止反偏反偏4《CMOS集成电路闩锁效应》讲义双极型晶体管电路连接方式(a)CEBIbIeIcVBEVCB(c)CEBVSSVSSVBEVCEIcIbIe(b)CEBVSSVBCVCBIeIbIc根据双极型晶体管的电极被输入和输出共用的情况，可以把双极型晶体管分为三种电路连接方式：第一种是共基极接法（基极作为公共电极）；第二种是共发射极接法（发射极作为公共电极）；第三种是共集电极接法（集电极作为公共电极）。5《CMOS集成电路闩锁效应》讲义双极型晶体管的共基极接法(b)(a)收集区基区发射区CEBCEBVBEVCBVSSEcEFEVE(n)B(p)C(n)EcEFEVE(n)B(p)C(n)收集区基区发射区ICNIBNICBOIEPIEN双极型晶体管的共基极接法，当NPN的发射结正偏和集电结反偏，其工作在正向有源模式发射结正偏，发射结的空间电荷区变窄，其内建电势降低，载流子很容易越过该势垒高度，发射区的多数载流子电子不断越过该势垒扩散到基区，形成扩散电子电流IEN。类似的，基区的空穴也会越过该势垒扩散到发射区，形成扩散空穴电流为IEP。但是由于发射区的杂质浓度比基区的高几百倍，杂质浓度直接影响电子流和空穴流，与电子流相比空穴流非常小，通常可以忽略，所以发射极电流IE≈IEN。6《CMOS集成电路闩锁效应》讲义双极型晶体管的共基极接法正向有源（NPN）：①扩散过程：发射结正偏，空间电荷区变窄和内建电势降低，多数载流子电子很容易越过势垒进入基区，形成扩散电流IEN。空穴也会从基区越过势垒进入发射区，形成空穴扩散电流IEP。由于发射区杂质浓度比基区高几百倍，杂质浓度直接影响电子流和空穴流，所以与电子流相比空穴流数量非常小，可以忽略，发射极电流IE≈IEN。②扩散过程：从发射区注入基区的电子形成了浓度梯度，在发射结附近浓度最高，电子不断向集电结边界扩散，在扩散过程中，有小部分电子会与基区中的空穴复合，形成复合电流IBN，基区电源VBE正端不断从基区抽走电子，形成基极电流IB，基极电流就是电子在基区与空穴复合形成的空穴电流，基极的电流IB≈IBN。双极型晶体管的载流子传输过程③漂移过程：集电结反偏，空间电荷区变宽和内建电势增强，形成很强电场，使得集电区的电子和基区的空穴很难通过集电结，扩散到集电结边界的电子会被强电场加速进入集电区，最后被集电区收集，形成集电极漂移电子流ICN。基区中少数载流子电子和集电区中少数载流子空穴在反向电场的作用下形成反向漂移电流，这部分电流取决于少数载流子浓度，称为反向饱和电流ICBO。通常ICBO非常小，它并不会对电流的放大作用有贡献。CEBVBEVCBVSSPWN+NWIENIBNICNICBOIEPIEIcIB7《CMOS集成电路闩锁效应》讲义双极型晶体管的载流子传输过程根据传输过程可知:IE=IB+IC-----------------------------------------（式1）和IC=ICN+ICBO-----------------------------------------（式2）集电结收集的电子流是发射结发射的总电子流的一部分，常用一系数α来表示，那么α=传输到集电极的电流/发射极注入电流，即α=ICN/IE，通常ICICBO那么α≈IC/IE-----------------------------------------（式3）α为电流放大系数。它只与管子的结构尺寸和掺杂浓度有关，与外加电压无关，一般α=0.9~0.99。设定β=IC/IB根据式1可得β=IC/(IE-IC)根据式3可得β=αIE/(1-α)IE最终得到β=α/(1-α)β是另一个电流放大系数。同样，它也只与管子的结构尺寸和掺杂浓度有关，与外加电压无关，一般β1。8《CMOS集成电路闩锁效应》讲义反向击穿电压双极型晶体管两个pn结的反向击穿电压有以下三种：第一种是发射极开路时的BVCBO；第二种是集电极开路时的BVEBO；第三种是基极开路时的BVCEO。BVCBO是发射极开路时，集电极与基极之间的反向击穿电压，其值一般为几十伏～几百伏。BVEBO是集电极开路时，发射极与基极之间的反向击穿电压，其值一般为几伏～十几伏。BVCEO是基极开路时，集电极与发射极之间的穿通电压，其值一般为十几伏～几十伏。(a)(c)CEBVSSVCEIcIe(b)CEBVSSVCBIcCEBVSSVBEIbIeIb9《CMOS集成电路闩锁效应》讲义假设双极型晶体管正向有源，那么：对于PNP：Icp=αpIep-----------------------------------------（式4）对于NPN：Icn=αnIen-----------------------------------------（式5）由电源提供的总电流如下式：I=Icp+IcnI=αpIep+αnIenI=αp(I-IP)+αn(I-In)-----------------------------------------（式6）式6左右相减得到：I【αp+αn–1–αp(IP/I)-αn(In/I)】=0-------------------------------（式7）对于一个非无效解的情况：αp+αn–1–αp(IP/I)-αn(In/I)=0---------------------------------------（式8）用n和p表示式8得到可以得到：n=αn/(1-αn)αn=n/(1+n)p=αp/(1-αp)αp=p/(1+p)np=1+p(n+1)(IP/I)+n(p+1)(In/I)---------------------------------（式9）式9指出几个重要效应。要使闩锁效应发生，式9右边必须大于1，也就是np1。如果这个式np1，那么闩锁效应就不会发生。可见，减小NPN的n或者减小PNP的p使np1都可以防止闩锁效应。定性分析SCRVDDRnRpVSSIepIpInIcpIenIcnII10《CMOS集成电路闩锁效应》讲义HV-CMOS工艺阱电阻DNWP-subn+p+n+n+PWp+n+NWNWHVPWPFNFPFn+p+p+NFn+HVNWP-subNFn+PFp+PFp+NFn+栅源漏栅源漏（a）HVNMOS（b）HVPMOSHV-CMOS工艺是从CMOS工艺衍生出来的，所以在HV-CMOS工艺中，除了提供低压NMOS和PMOS，还要提供高压器件FDMOS或者DDDMOS，高压器件包括HVPMOS和HVNMOS，HVNMOS制造在HVPW里面，HVPMOS制造在HVNW里面，如果要形成隔离的ISO-HVNMOS，也要把ISO-HVNMOS制造在ISO-HVPW里面，并通过HVDNW把ISO-HVPW与P_sub隔离。HVNWHVNWISO-HVPWPFNFPFn+p+p+NFn+P-subNFn+栅源漏NFn+ISO-DNW11《CMOS集成电路闩锁效应》讲义BCD工艺阱电阻P-subp+HVNWN_driftP_driftN_drift漏栅源栅漏n+n+n+n+NBLP-subp+HVNWP_drift漏栅漏栅漏n+n+NBLp+源p+源（a）NLDMOS（b）PLDMOS图2-13BCD工艺中NLDMOS和PLDMOS剖面图因为BCD工艺也是从CMOS工艺衍生出来的，所以在BCD工艺中，除了低压NMOS、低压PMOS和双极型晶体管，还要提供高压功率器件DMOS，高压功率器件包括NLDMOS和PLDMOS，它们都制造在HVNW里面，同时HVNW正下方还有NBL层。12《CMOS集成电路闩锁效应》讲义CMOS中的的双极型晶体管：①它也由三个掺杂浓度不同的掺杂区和两个PN结组成。②它们是平面工艺，发射极、基极和集电极在同一个平面，需要在表面淀积金属作为电极的互连线。③对于NPN管，发射区是重掺杂的N型有源区，基区是轻掺杂的PW，集电区是NW和DNW。④对于PNP管，发射区是重掺杂的P型有源区，基区是轻掺杂的NW，集电区是PW和P-sub。⑤它们的版图是规则的，晶圆代工厂会提供标准单元库，同时提供SPICEMODEL。CMOS中标准的双极型晶体管AAN+P+PWNWDNWP-subPWNWp+n+n+NWn+p+DNWP-subNWPWn+P+p+PWp+n+13《CMOS集成电路闩锁效应》讲义CMOS寄生SCR1.NMOS与PMOS之间形成寄生PNPN结构。2.NW与PMOS之间形成寄生PNPN结构。3.DNW与PMOS之间形成寄生PNPN结构。输入VSSVDD输出(a)RpRnVDD输出输出PNPNPNVSS(b)P-subn+p+n+p+p+n+NWPWRnRp控制信号VSSVDD输出(a)RpRnVDD输出PNPNPNVSS(b)P-subp+p+p+n+NWPWNWn+p+PWRnRp控制信号VSSVDD输出(a)RpRnVDD输出PNPNPNVSS(b)P-subp+p+p+n+NWPWDNWn+p+PWRnRpNW14《CMOS集成电路闩锁效应》讲义CMOS寄生SCR输出控制信号VSSVDD输出(a)RpRnVDDPNPNPNVSS(b)输出P-subp+p+p+n+NWn+p+RnRpPWVSS输出VDDn+NWVDDp+n+输出VSS(a)RpRnVDD输出PNPNPNVSS(b)n+p+n+PWRnRpP-sub控制信号输出输出1.N-diode与PMOS之间形成寄生PNPN结构。2.NMOS与P-diode之间形成寄生PNPN结构。15《CMOS集成电路闩锁效应》讲义CMOS寄生SCR(a)RpRnVDD输出PNPNPNVSS(b)VSSVDDP-subp+n+NWPWNWn+p+PWVDDp+n+输出RnRpRpRnVDD输出PNPNPNVSS(b)VDDP-subn+NWVDDp+n+输出RnVSS(a)p+PWDNWn+p+PWRpNW图2-20P型二极管与NW之