实现基本逻辑运算和常用复合逻辑运算的电子电路

实现基本逻辑运算和常用复合逻辑运算的电子电路与或非与非或非异或与或非与门或门非门与非门或非门异或门与或非门第三章逻辑门电路分立元件门电路和集成门电路1.分立元件门电路用分立的元器件和导线连接起来构成的门电路。2.集成门电路把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。常用：CMOS和TTL集成门电路数字集成电路的集成度一块芯片中含有等效逻辑门或元器件的个数小规模集成电路SSI(SmallScaleIntegration)10门/片或100元器件/片中规模集成电路MSI(MediumScaleIntegration)10~99门/片或100~999元器件/片大规模集成电路LSI(LargeScaleIntegration)100~9999门/片或1000~99999元器件/片超大规模集成电路VLSI(VeryLargeScaleIntegration)10000门/片或100000元器件/片第三章逻辑门电路3.1半导体二极管和三极管的开关特性3.2基本逻辑门电路3.3TTL逻辑门3.4MOS集成门电路3.1半导体二极管和三极管的开关特性3.1.1理想开关的开关特性3.1.2半导体二极管的开关特性3.1.3晶体三极管的开关特性3.1.1理想开关的开关特性一、静态特性①断开0OFFOFFIR，②闭合00AKONUR，SAKS可由二极管、三极管或MOS管实现3.1半导体二极管和三极管的开关特性SAK二、动态特性①开通时间：0ont②关断时间：0offt闭合）（断开断开）（闭合普通开关：静态特性好，动态特性差半导体开关：静态特性较差，动态特性好3.1.2半导体二极管的开关特性一、静态特性1.外加正向电压(正偏)二极管导通(相当于开关闭合)V7.0DU2.外加反向电压(反偏)V5.0DU二极管截止(相当于开关断开)0DI硅二极管伏安特性阴极A阳极KPN结-AK+DUDIP区N区++++++++--------正向导通区反向截止区反向击穿区0.50.7/mADI/V0(BR)UDUD+-Iu+-Ou二极管的开关作用：[例]V2LIIUuuO=0VV3HIIUuuO=2.3V电路如图所示，V3V2I或u试判别二极管的工作状态及输出电压。二极管截止二极管导通[解]D0.7V+-二、动态特性ontoffttIuDit00ns5)(rroffonttt≤ton—开通时间toff—关断时间一、静态特性NPN3.1.3晶体三极管的开关特性发射结集电结发射极emitter基极base集电极collectorbiBiCec(电流控制型)1.结构、符号和输入、输出特性(2)符号NNP(Transistor)(1)结构(3)输入特性CE)(BEBuufi(4)输出特性B)(CECiufiiC/mAuCE/V50µA40µA30µA20µA10µAiB=0024684321放大区截止区饱和区0CEuV1CEu0uBE/ViB/µA(a)放大iB≈0,iC≈0发射结正偏,集电结反偏iC=iB(b)截止发射结反偏,集电结反偏死区电压BEU(c)饱和发射结正偏,集电结正偏先求集电极临界饱和电流VUUVU3.07.0CESCEBECCCCCESCCCSRVRUVICSCII判断三极管饱和导通的条件三极管饱和当或CCCCCESCCBSRVRUVIBSBII(d)三极管的开关特性饱和截止3V0VuO0相当于开关断开相当于开关闭合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V2.开关应用举例V2)1(LIIUuV3)2(HIIUu发射结反偏T截止00CBiiV12CCOVu发射结正偏T导通+RcRb+VCC(12V)+uoiBiCTuI3V-2V2k1002.3k放大还是饱和？bBEIBRuuicCESCCCSBSRUVIIBSBIi饱和T饱和导通条件：cCCBSBRVIi+RcRb+VCC+12V+uoiBiCTuI3V-2V2k1002.3kmA1mA3.27.03mA06.0mA210012cCCRVV)7.0(BEuV3.0CESOUu≤因为所以二、动态特性ontofft3-2tV/Iu00.9ICS0.1ICSCit0V/Ouofft三极管饱和程度30.3t03.2基本逻辑门电路3.2.1二极管与门电路3.2.2二极管或门电路3.2.3晶体三极管非门电路3.2.4复合门电路uYuAuBR0D2D1+VCC+10V3.2.1二极管与门电路3V0V符号:与门（ANDgate)ABY&0V0VUD=0.7V0V3V3V0V3V3V真值表ABY000110110001Y=AB电压关系表uA/VuB/VuY/VD1D200033033导通导通0.7导通截止0.7截止导通0.7导通导通3.7高、低电平与正、负逻辑负逻辑正逻辑0V5V2.4V0.8V010V5V2.4V0.8V10正与门真值表正逻辑和负逻辑的对应关系：ABY000110110001ABY=AB&负或门真值表ABY111001001110AB≥1BAY同理：正或门负与门10013.2.2二极管或门电路uY/V3V0V符号:或门（ANDgate)ABY≥10V0VUD=0.7V0V3V3V0V3V3VuYuAuBROD2D1-VSS-10V真值表ABY000110110111电压关系表uA/VuB/VD1D200033033导通导通0.7截止导通2.3导通截止2.3导通导通2.3Y=A+B一、半导体三极管非门V0.1ILIUuT截止V5CCOHOVUuV5.2IHIUuT导通mA1mA3.47.05bBEIHBRuUimA17.0mA1305cCCBSRVI3.2.3晶体三极管非门电路饱和导通条件:BSBIi+VCC+5V1kRcRbT+-+-uIuO4.3kβ=30iBiCBSBIiV3.0OLOUuT饱和因为所以电压关系表uI/VuO/V0550.3真值表0110AYAY符号函数式+VCC+5V1kRcRbT+-+-uIuO4.3kβ=30iBiC三极管非门:AY1AY三极管非门:RcRbTVCC(+5V)uiuoD3DK3B+3V1.5k1k输入为低电平0.3V:T截止，输出为高电平。D导通，uO=3+0.7=3.7(V)输入为高电平3.7VT饱和导通，输出为低电平，uo≈0.3V。二、半导体三极管非门的负载能力负载分类:拉电流负载和灌电流负载①灌电流负载RcRbT饱和VCC(+5V)uiuo负载门IRCICI灌IC=I灌+IRC＜ICMRcRbT截止uiuo负载门IRCIC=0I拉VCC(+5V)②拉电流负载COHminCCRUVI拉+VCC+5VR14kAD2T1T2T3T4DR21.6kR31kR4130Y输入级中间级输出级D1BT1—多发射极三极管e1e2bc等效电路：1.A、B只要有一个为00.3V1VV1V)7.03.0(B1uT2、T4截止5VT3、D导通V3.6V)7.07.05(OuV3.0BAuuV6.3,V3.0BAuuV3.0,V6.3BAuu3.3TTL逻辑门3.3.1TTL与非门工作原理0.7VRL3.6V+VCC+5V4kAD2T1T2T3T4D1.6k1k130Y输入级中间级输出级D1BR1R2R3R43.6V3.6V0.7V1V0.3V4.3V2.1V2.A、B均为1V6.3BAuu理论：V3.4V)7.06.3(B1u实际：V1.2V)7.03(B1uT2、T4导通T3、D截止uO=UCES4≤0.3VTTL与非门RL+VCC+VCC+5V4kAD2T1T2T3T4D1.6k1k130Y输入级中间级输出级D1BR1R2R3R4TTL与非门整理结果：1110ABY00011011ABYABY&3.3.2TTL与非门的主要参数)(IOufu1+VCC+5VuI+-uO+-AB0uO/VuI/V12341234AB段：uI0.5V，uB11.3V，V6.3OHOUu截止区3.6VBC段：B1IV6.0uu)线性(OIuuC线性区D转折区E饱和区0.3VCD段：反相器的阈值电压(或门槛电压)V4.1THUDE段：uI1.4VuO=UOL≤0.3V阈值电压一.传输特性：ABCDE二.TTL“与非”门的参数电压传输特性典型值3.6V，2.4V为合格典型值0.3V，0.4V为合格输出高电平电压UOH输出低电平电压UOL输出高电平电压UOH和输出低电平电压UOLUO/V01231234Ui/VABDE低电平噪声容限电压UNL—允许叠加在输入低电平电压上的最大噪声（或干扰）电压。UNL=UOFF–UIL允许叠加干扰定量说明门电路抗干扰能力UOFFUOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。0.9UOH输入低电平电压UIL01231234Ui/VUO/V输入高电平电压UIHAB高电平噪声容限电压UNH—允许叠加在输入高电平电压上的最大噪声（或干扰）电压。UNH=UIH–UON允许叠加干扰定量说明门电路抗干扰能力UONUON是保证输出为额定低电平时所对应的最小输入高电平电压。DE01231234Ui/VUO/V指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门NO8。输入高电平电流IIH和输入低电平电流IIL当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为高电平输入电流IIH（A）。当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL（mA）。扇出系数NO传输延迟时间1uIuO50%Uom50%UimtuI0tuO0UimUomtPHL—输出电压由高到低时的传输延迟时间。tpd—平均传输延迟时间2PLHPHLpdttttPLH—输出电压由低到高时的传输延迟时间。tPHLtPLH典型值：tPHL=8ns,tPLH=12ns最大值：tPHL=15ns,tPLH=22ns3.3.3其他类型的TTL集成门电路一、集电极开路门—OC门(OpenCollectorGate)+VCC+5VR1AD2T1T2T4R2R3YD1B1.电路组成及符号+VCCRC外接YAB&+VCCRCOC门必须外接负载电阻和电源才能正常工作。AB可以线与连接VCC根据电路需要进行选择2.OC门的主要特点线与连接举例：21YYYCDABCDAB+VCCAT1T2T4Y1B+VCCCT1T2T4Y2D+VCCRC+VCCRCABY1AB&G1Y2CD&G2线与YCDY二、三态门–TSL门(Three-StateLogic)(1)使能端低电平有效1.电路组成+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3EN使能端(2)使能端高电平有效1ENYA&ENBENYA&BENEN以使能端低电平有效为例：2.三态门的工作原理PQ时0ENP=1（高电平）电路处于正常工作状态：D3截止，BAPBAY（Y=0或1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3EN使能端P=0(低电平)D3导通时1ENT2、T4截止uQ≤1VT3、D截止输出端与上、下均断开+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3EN可能输出状态：0、1或高阻态QP—高阻态记做Y=Z使能端3.总结(1)使能端低电平有效(2)使能端高电平有效YA&ENBENYA&BENEN时0ENBAY时1EN—高阻态时1ENBAY时0EN—高阻态4.应用举例：(1)用做多路开关YA1EN1EN1ENA21G1G2使能端10禁止使能1A01使能禁止2A时0EN时1EN(