嵌入式系统设计12020/9/20三星S3C44B0X简介LCD显示及触摸屏RS-232接口I2S音频接口JTAG调试接口以太网接口USB接口键盘接口2M/4MFlash(BIOS)8MSDRAM系统内存基于ARM7-TDMI的32位微处理器SamsungS3C44B0X嵌入式系统设计22020/9/20S3C44B0X内部结构图嵌入式系统设计32020/9/20S3C44B0X片上资源ARM7TDMI核、工作频率66MHz;8KBCache,外部存储器控制器;LCD控制器;4个DMA通道;2通道UART、1个多主I2C总线控制器、1个IIS总线控制器;5通道PWM定时器及一个内部定时器;71个通用I/O口;8个外部中断源;8通道10位ADC;实时时钟等。嵌入式系统设计42020/9/20S3C44B0X特性供电:内核:2.5V,I/O:3.0V到3.6V频率:最高为66MHz封装:160LQFP/160FBGA嵌入式系统设计52020/9/20S3C44B0X的引脚分布图嵌入式系统设计62020/9/20S3C44B0X的引脚信号描述-总线控制信号信号类型描述OM[1:0]I设置S3C44B0X的模式及决定nGCS0的总线宽度:00:8位;01:16位;10:32位;11:Test模式ADDR[24:0]O地址总线DATA[31:0]IO数据总线,宽度可编程nGCS[7:0]O通用片选,当读写存储器的地址在每个bank的地址区间之内时,其片选信号有效。此信号访问周期时长及bank宽度可编程。nWEO写使能,表示当前总线周期为写周期nWBE[3:0]O写字节使能,当对存储器进行写操作时,该信号控制存储器的写使能nBE[3:0]O高字节/低字节使能,SRAM使用nOEO输出使能,表示当前总线周期为读周期nXBREQI总线保持请求,允许另一个总线主控器请求本地总线的控制,nXBACK信号表示该请求已被批准nXBACKO总线保持应答,nXBREQ的应答信号nWAITI请求延长当前的总线周期,只要此信号一直保持为低,当前总线周期就不能结束ENDIANI选择数据存储类型,0:Little-Endian;1:Big-Endian嵌入式系统设计72020/9/20S3C44B0X的引脚信号描述-DRAM/SDRAM/SRAM信号类型描述nRAS[1:0]O行地址锁存信号nCAS[3:0]O列地址锁存信号nSRASOSDRAM行地址锁存信号nSCASOSDRAM列地址锁存信号nSCS[1:0]OSDRAM片选信号DQM[3:0]OSDRAM数据输入/输出的屏蔽信号SCLKOSDRAM时钟SCKEOSDRAM时钟使能信号嵌入式系统设计82020/9/20S3C44B0X的引脚信号描述-LCD控制信号信号类型描述VD[7:0]OLCD数据线VFRAMEOLCD帧信号VMO交替改变行列电压的极性VLINEOLCD行信号VCLKOLCD时钟信号嵌入式系统设计92020/9/20S3C44B0X的引脚信号描述-TIMER/PWM控制信号信号类型描述TOUT[4:0]O定时器输出TCLKI外部时钟输入嵌入式系统设计102020/9/20S3C44B0X的引脚信号描述-中断控制信号信号类型描述EINT[7:0]I外部中断请求信号嵌入式系统设计112020/9/20S3C44B0X的引脚信号描述-DMA控制信号信号类型描述nXDREQ[1:0]I外部DMA请求信号nXDACK[1:0]O外部DMA请求应答信号嵌入式系统设计122020/9/20S3C44B0X的引脚信号描述-UART控制信号信号类型描述RxD[1:0]IUART数据接收信号TxD[1:0]OUART数据发送信号nCTS[1:0]I清除发送nRTS[1:0]O请求发送嵌入式系统设计132020/9/20S3C44B0X的引脚信号描述-IIC-BUS控制信号信号类型描述IICSDAIOI2C总线数据IICSCLIOI2C总线时钟嵌入式系统设计142020/9/20S3C44B0X的引脚信号描述-IIS-BUS控制信号信号类型描述IISLRCKIOI2S总线通道选择时钟IISDOOI2S总线串行数据输出IISDIII2S总线串行数据输入IISCLKIOI2S总线串行时钟CODECLKOCODEC系统时钟嵌入式系统设计152020/9/20S3C44B0X的引脚信号描述-SIO控制信号信号类型描述SIORXDISIO接收数据信号线SIOTXDOSIO发送数据信号线SIOCKIOSIO时钟SIORDYIO当DMA完成SIO操作时SIO的握手信号嵌入式系统设计162020/9/20S3C44B0X的引脚信号描述-ADC信号类型描述AIN[7:0]AIADC输入[7:0]AREFTAIADC-Top-VrefAREFBAIADC-Bottom-VrefAVCOMAIADC-Common-Vref嵌入式系统设计172020/9/20S3C44B0X的引脚信号描述-GPIO信号类型描述P[70:0]IO通用IO端口,部分端口只能用于输出模式嵌入式系统设计182020/9/20S3C44B0X的引脚信号描述-复位和时钟信号信号类型描述nResetST复位信号,保持4个MCLK以上的低电平可复位CPUOM[3:2]I决定如何产生时钟:00=Crystal(XTAL0,EXTAL0),PLLon01=EXTCLK,PLLon10,11=测试模式EXTCLKI外部时钟源输入,仅在OM[3:2]=01b时有效,未用时必须接至3.3VXTAL0AI外接晶振输入,未用时必须接至3.3VEXTAL0AO外部晶振输出,是XTAL0的反向输出,未用时不接PLLCAPAI系统时钟PLL的滤波电容(700p)XTAL1AIRTC的32K晶振输入EXTAL1AORTC的32K晶振输出,是XTAL1的反向输出CLKoutOFout或Fpllo时钟嵌入式系统设计192020/9/20S3C44B0X的引脚信号描述-JTAG测试逻辑信号类型描述nTRSTITAP控制器复位信号,必须通过10K电阻上拉。如不使用JTAG,应保持为低TMSITAP控制器末世选择,控制TAP控制器状态的顺序。必须通过10K电阻上拉。TCKITAP控制器时钟,提供JTAG逻辑的时钟输入。必须通过10K电阻上拉。TDIITAP控制器数据输入,是JTAG测试指令和数据的串行输入。必须通过10K电阻上拉。TDOOTAP控制器数据输出,是JTAG测试指令和数据的串行输出。嵌入式系统设计202020/9/20S3C44B0X的引脚信号描述-电源信号类型描述VDDP内核逻辑VDD(2.5V)VSSP内核逻辑VSSVDDIOPIO端口VDD(3.3V)VSSIOPIO端口VSSRTCVDDPRTCVDD(2.5V或者3V,不支持3.3V)VDDADCPADCVDD(2.5V)VSSADCPADCVSS嵌入式系统设计212020/9/20SROM/DRAM/SDRAM(nGCS7)SROM/DRAM/SDRAM(nGCS6)SROM(nGCS5)SROM(nGCS4)SROM(nGCS3)SROM(nGCS2)SROM(nGCS1)SROM(nGCS0)32MB32MB32MB32MB32MB28MB特殊功能寄存器(4MB)2/4/8/16/32MB2/4/8/16/32MB256MB可存取区(SA[27:0])0x000000000x01C000000x020000000x040000000x060000000x080000000x0A0000000x0C0000000x0E0000000x10000000S3C44B0X的存储器映射SROM为ROM或SRAM嵌入式系统设计222020/9/20S3C44B0X芯片及引脚分析S3C44B0X共有160只引脚,采用QFP封装具有大量的电源和接地引脚,以及地址总线、数据总线和通用I/O口,以及其他专用模块如UART、IIC等接口在硬件系统的设计中,应当注意芯片引脚的类型,S3C44B0X的引脚主要分为三类,即:输入(I)、输出(O)、输入/输出(I/O)输出类型的引脚主要用于S3C44B0X对外设的控制或通信,由S3C44B0X主动发出,这些引脚的连接不会对S3C44B0X自身的运行有太大的影响输入/输出类型的引脚主要是S3C44B0X与外设的双向数据传输通道嵌入式系统设计232020/9/20S3C44B0X最小系统S3C44B0X+电源电路+晶振电路+复位电路+JTAG接口电路可构成真正意义上的最小系统程序可运行于S3C44B0X内部的8KBRAM中程序大小有限,掉电后无法保存,只能通过JTAG接口调试程序嵌入式系统设计242020/9/20S3C44B0X扩展系统S3C44B0X最小系统+SDRAM+FLASH电路可构成一个完全的嵌入式系统可运行于SDRAM中的程序,也可以运行FLASH中的程序程序大小可以很大,如果将程序保存到FLASH中,掉电后不会丢失,因此,既可以通过JTAG接口调试程序,也可以将程序烧写到FLASH,然后运行FLASH中的程序在此基础上加入必要的接口及其他电路,就构成了具体的S3C44B0X应用系统