搜索
武汉启晟科技有限公司1×9光模块接口规范版本：1.4（复稿） 1×9光收发一体模块接口规范说明 V 1.4 武汉启晟科技有限公司研发部 编写 王辉 2010年8月 1---------------------------------------------------------------------------------------------------------------------------------------------------------------武汉启晟科技有限公司网址：：86-27-8780837387745141FAX：87745140地址：武汉市东湖开发区光谷大道特一号国际企业中三期锦丰楼B座304邮编：430074武汉启晟科技有限公司1×9光模块接口规范版本：1.4（复稿）版本记录版本记录序号序号版本编号版本编号版本发布时间版本发布时间版本描述版本描述作者作者备注备注1V1.02007-11初稿胡承恩2V1.12008-7复稿增加部分内容王辉3V1.22009-2修改复稿部分错误王辉4V1.32009-12更改地址及联系电话王辉5V1.42010-8更改V1.3中的一些显示错误，增补内容王辉2---------------------------------------------------------------------------------------------------------------------------------------------------------------武汉启晟科技有限公司网址：：86-27-8780837387745141FAX：87745140地址：武汉市东湖开发区光谷大道特一号国际企业中三期锦丰楼B座304邮编：430074版权所有，侵权必究。武汉启晟科技有限公司对本手册保留一切权利。任何单位和个人，未经武汉启晟科技有限公司的书面许可，不得擅自摘抄、复制本手册（包括电子版本）的部分或全部，不得以任何形式进行传播。文中在提到的第三方的品牌或名称时，其注册商标、商标使用权均属原持有者。武汉启晟科技有限公司1×9光模块接口规范版本：1.4（复稿）3---------------------------------------------------------------------------------------------------------------------------------------------------------------武汉启晟科技有限公司网址：：86-27-8780837387745141FAX：87745140地址：武汉市东湖开发区光谷大道特一号国际企业中三期锦丰楼B座304邮编：4300741×9光模块接口规范 随着电信数据传输业务、视频监控与工业控制需求的增加，光模块的应用也越来越多，光通信系统工程师往往苦恼于如何正确处理不同接口电平IC与高速光模块之间的连接，本篇文章正是为解决这一问题而写。文章先介绍常用的几种逻辑电平，然后给出其与光模块的接口电路。一、常用逻辑电平TTL电路的电平就叫TTL电平，CMOS电路的电平就叫CMOS电平。TTL集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-TransistorLogic)，标准TTL输入高电平昀小2V，输出高电平昀小2.4V，典型值3.4V，输入低电平昀大0.8V，输出低电平昀大0.4V，典型值0.2V。TTL电路的电源VDD供电只允许在+5V±10%范围内。COMS集成电路是互补对称金属氧化物半导体（Compiementarysymmetrymetaloxidesemicoductor）集成电路的英文缩写，COMS电路的供电电压VDD范围比较广在+5--+15V均能正常工作，电压波动允许±10%，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V(VSS为数字地)为逻辑0。TTL与CMOS电平使用起来有什么区别：电平的上限和下限定义不一样，CMOS具有更大的抗噪区域。电流驱动能力不一样，TTL一般提供25毫安的驱动能力，而CMOS一般在10毫安左右。需要的电流输入大小也不一样，一般TTL需要2.5毫安左右，CMOS几乎不需要电流输入。很多器件都是兼容TTL和CMOS的，datasheet会有说明。如果不考虑速度和性能，一般器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL电路需要下一级的输入阻抗作为负载才能正常工作。因此，CMOS电路与TTL电路就有一个电平转换的问题，使两者电平域值能匹配。TTL（或CMOS）电平之间的连接不需要做电路匹配，因此两个TTL（或CMOS）电平之间可以直接互联，TTL（或CMOS）电平与PECL电平之间的转换是通过T-P、P-T转换芯片来实现的，这类型的芯片例如Micrel的SY100ELT系列等。高速IC芯片与高速光模块间互连通常有四种接口：PECL(PositiveEmitter-CoupledLogic)、LVPECL(Low-VoltagePositiveEmitter-CoupledLogic)、LVDS(Low-VoltageDifferentialSignals)、CML(CurrentModeLogic)。为解决不同接口标准芯片与高速光模块间的互连这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。1.PECL接口PECL是有ECL标准发展而来，在PECL电路中省去了负电源，较ECL电路更方便使用。PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接。PECL标准昀初有MOTOROLA公司提出，经过很长一段时间才在电子工业界推广开。1.1PECL接口输出结构PECL电路的输出结构如图1所示，包含一个差分对和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接50Ω至VCC-2V的电平上，如图1中所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-输出电流为14mA。PECL武汉启晟科技有限公司1×9光模块接口规范版本：1.4（复稿）结构的输出阻抗很低，典型值为4~5Ω，这表明它有很强的驱动能力，但当负载与PECL的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。图-1PECL接口输出结构1.2PECL接口输入结构PECL输入结构如图2所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到VCC-1.3V，这样允许的输入信号电平动态昀大。PECL接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，另一种则需要外加直流偏置。图-2PECL接口输入结构4---------------------------------------------------------------------------------------------------------------------------------------------------------------武汉启晟科技有限公司网址：：86-27-8780837387745141FAX：87745140地址：武汉市东湖开发区光谷大道特一号国际企业中三期锦丰楼B座304邮编：430074武汉启晟科技有限公司1×9光模块接口规范版本：1.4（复稿）表格1.PECL输入输出指标参数条件昀小值典型值昀大值单位输出高电平Ta=0℃~85℃Vcc-1.025Vcc-0.88VTa=-40℃Vcc-1.085Vcc-0.88V输出低电平Ta=0℃~85℃Vcc-1.81Vcc-1.62VTa=-40℃Vcc-1.83Vcc-1.55V输入高电平Vcc-1.16Vcc-0.88V输入低电平Vcc-1.81Vcc-1.48V在+5.0V和+3.3V供电系统中，PECL接口均适用，+3.3V供电系统中的PECL常被称作低压PECL，简写为LVPECL。在使用PECL电路时要注意加电源去耦电路，以免受噪声的干扰，同时输出采用交流还是直流耦合对负载网络的形式将会提出不同的需求。2.CML接口CML是所有高速数据接口形式中昀简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗更低。2.1CML接口输出结构CML接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，如图3中所示，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA，假定CML输出负载为一50Ω上拉电阻，则单端CML输出信号的摆幅为Vcc～Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mVP-P，共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载，这时的直流阻抗有集电极电阻决定，为50Ω，CML输出共模电压变为Vcc-0.4V，差分信号摆幅仍为800mVP-P。在交流和直流耦合情况下输出波形见图4。图3.CML输出结构图4.CML在不同负载时的输出波形5---------------------------------------------------------------------------------------------------------------------------------------------------------------武汉启晟科技有限公司网址：：86-27-8780837387745141FAX：87745140地址：武汉市东湖开发区光谷大道特一号国际企业中三期锦丰楼B座304邮编：430074武汉启晟科技有限公司1×9光模块接口规范版本：1.4（复稿）6---------------------------------------------------------------------------------------------------------------------------------------------------------------武汉启晟科技有限公司网址：：86-27-8780837387745141FAX：87745140地址：武汉市东湖开发区光谷大道特一号国际企业中三期锦丰楼B座304邮编：430074.2CML接口输入结构要特点，这也使它在高速数据传输中成为常用的方式，如图5所示，MAXIM公司2CML输入结构有几个重的CML输入阻抗为50Ω，容易使用。输入晶体管作为射随器，后面驱动一差分放大器。图5.CML输入电路结构表格2.CML输入和输出参数昀小典型昀大单位参数条件差分输入电压6408001000mV输出共模电压Vcc-0.2V单端输入电压范围VISVcc-0.6cc+0.2VV差分输入电压摆幅4001000mVp-p.LVDS接口差分信号点到点的传输，该方式有三大优点，从而使得它更具有吸引力。0Ω。这一特征使使得该结构可以在2.4V的低电压下工作。0mV，这样允许输入共模电压从0.2V.1LVDS接口输出结构6所示。电路差分输出阻抗为1003LVDS用于低压A)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为10它适合做并行数据传输。B)LVDS信号摆幅小，从而C)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为40到2.2V范围内变化，