第5章 时序逻辑电路习题解答

5-1分析图5.77所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。FF0FF10QCLKC11DC11D1Q2QC11DZFF2图5.77题5-1图解：从给定的电路图写出驱动方程为：00121021()nnnnnDQQQDQDQ将驱动方程代入D触发器的特征方程DQn1，得到状态方程为：10012110121()nnnnnnnnQQQQQQQQ由电路图可知，输出方程为2nZQ根据状态方程和输出方程，画出的状态转换图如图题解5-1(a）所示，时序图如图题解5-1(b）所示。101110000010101000111101110001010Q1Q2QZ题解5-1(a）状态转换图123451Q2/QZ0QCLK0000tttt题解5-1(b）时序图综上分析可知，该电路是一个四进制计数器。5-2分析图5.78所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入变量。1QFF0FF1CLKC11DC11DYA0Q图5.78题5-2图解：首先从电路图写出驱动方程为：0110101()nnnnnDAQDAQQAQQ将上式代入触发器的特征方程后得到状态方程101110101()nnnnnnnQAQQAQQAQQ电路的输出方程为：01nnYAQQ根据状态方程和输出方程，画出的状态转换图如图题解5-2所示110001100Q1QYA0101010000001100题解5-2状态转换图综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK的作用下，电路最终回到状态“10”。5-3已知同步时序电路如图5.79(a)所示，其输入波形如图5.79(b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。XC11J1KC11J1KFF0FF10Q1QYCLK(a)电路图1234CLK5678X(b)输入波形图5.79题5-3图解：电路的驱动方程、状态方程和输出方程分别为：00101100011011011,,nnnnnnnnnnJXKXJXQKXQXQXQXQXQQXQXQXQYXQ根据状态方程和输出方程，可分别做出1110,nnQQ和Y的卡诺图，如表5-1所示。由此做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b）所示。表5.1状态转换表00011110000/000/000/100/1101/011/011/011/0100Q1Q011100YX00101001011001005-3（a)状态转换图1234CLK567X1Q0QY题解5-3(b）时序图综上分析可知：当输入X为序列110时，输出Y=1，因此，该电路是110序列检测器。5-4试画出用4片74LS194A组成16位双向移位寄存器的逻辑图。74LS194A的功能表见表5.9。解：见图题解5-4。nnQQ12YQQnn/1112X题解5-4电路图5-5在图5.80所示的电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1100，B3B2B1B0=0001，CI的初值为0，试问经过4个CLK信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？CLKC11DC1C11DC11DC11DC1C11DC11DC11DCICOSCI3A2A1A0A3B2B1B0B图5.80题5-5图解：经过4个CLK信号后，两个寄存器里的数据分别为：1101000111000123AAAA，00000123BBBB这是一个4位串行加法器电路。5-6分析图5.81的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74161的功能表如表5.13所示。计计计计计计CCLKDR3Q3D0D1D2D0Q1Q2Q74161EPETLDCLK1计计计计1图5.81题5-6图解：图5.81所示的电路，是用异步置零法构成的十进制计数器，当计数进入10100123QQQQ状态，与非门译码器输出低电平置零信号，立刻将74161置成00000123QQQQ状态，由于10100123QQQQ是一个过渡状态，不存在稳定状态的循环中，所以电路按1001~0000这十个状态顺序循环，从而构成十进制计数器。5-7分析图5.82的计数器电路，在M=0和M=1时各为几进制？计数器74160的功能表与表5.13相同。CCLKDR3Q3D0D1D2D0Q1Q2Q74160EPETLDCLK计计计计1YM图5.82题5-7图解：图5.82所示的电路，是用同步置数法将74160接成的可变模计数器。在M=1时，当电路进入状态10010123QQQQ以后，0LD，下一个CLK到达时，将01000123DDDD置入电路中，使01000123QQQQ，然后再从0100继续做加法计数。因此，电路按1001~0100这六个状态顺序循环，从而构成六进制计数器。同理。在M=0，电路将按1001~0010这八个状态顺序循环，故形成八进制计数器。5-8图5.83电路时可变模计数器。试分析当控制变量A为0和1时电路各为几进制计数器。74161的功能表见表5.13。计计计计计计CCLKDR3Q3D0D1D2D0Q1Q2Q74161EPETLDCLK1计计计计1YA图5.83题5-8图解：这是用同步置数法接成的可控进制计数器。在A=1时，计数器计为10110123QQQQ后，给出0LD信号，下一个CLK到来时计数器被置成00000123QQQQ，故是一个十二进制计数器。在A=0时，计数器计为10010123QQQQ后，给出0LD信号，下一个CLK到来时，计数器被置成00000123QQQQ，故构成十进制计数器。5-9十六进制计数器74161的功能表如表5.13所示，试以74161设计一个可控进制计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数器输入端和进位输出端。解：此题可有多种接法。图题解5-9是利用同步置数法接成的可控计数器，因为每次置数时置入的是00000123DDDD，所以M=1时，应从11100123QQQQ状态译出0LD信号；而在M=0时，应从01000123QQQQ状态译出0LD信号。计计计计计计CCLKDR3Q3D0D1D2D0Q1Q2Q74161EPETLDCLK1计计计计1YM题解5-9图5-10试分析图5.84计数器电路的分频比(即Y与CLK的频率之比)。74161的功能表见表5.13。计计计计计计CCLKDR3Q3D0D1D2D0Q1Q2Q74161(1)EPETLDCLK11CCLK3Q3D0D1D2D0Q1Q2Q74161(2)EPET计计计计111DRLDY10图5.84题5-10图解：第（1）片74161是采用置数法接成的七进制计数器。每当计数器状态进入11110123QQQQ（十五）时译出0LD信号，置入10010123DDDD（九），所以是15-9+1=7进制计数器。第（2）片74161是采用置数法接成的九进制计数器，当计数器状态进入11110123QQQQ（十五）时译出0LD信号，置入01110123DDDD（七），所以是15-7+1=9进制计数器。两片74161之间采用了串行进位连接方式，构成了79=63进制计数器，故Y与CLK的频率之比为1：63。5-11图5.85电路是由两片同步十进制计数器74160组成的计数器，试分析它是多少进制的计数器？计计计计计计CCLK3Q3D0D1D2D0Q1Q2Q74160(1)EPETCLK11CCLK3Q3D0D1D2D0Q1Q2Q74160(2)EPET计计计计111YDRLDDRLD图5.85题5-11图解：第（1）片74160工作在十进制计数状态，第（2）片74160采用置数法接成三进制计数器，两片之间是十进制。若起始状态第（1）片和第（2）片74160的0123QQQQ分别为0001和0111，则输入19个CLK信号以后，第（1）片变为0000状态，第（2）片接收了两个进位信号以后变为1001状态，并使第（2）片的0LD。第20个CLK信号到达后，第（1）片计成0001，第（2）片被置成0111，于是返回了起始状态，所以这是二十进制计数器。5-12图5.86电路是由两片同步十六进制计数器74161组成的计数器，试分析它是多少进制的计数器？计计计计计计CCLKDR3Q3D0D1D2D0Q1Q2Q74161(1)EPETLDCLK11CCLK3Q3D0D1D2D0Q1Q2Q74161(2)EPET计计计计11YDRLD图5.86题5-12图解：这是采用整体置数法接成的计数器。在出现0LD信号以前，两片74161均按照十六进制计数，即第（1）片到第（2）片为十六进制，当第（1）片计为0010（二），第（2）片计为（五）时产生0LD信号，待下一个CLK信号到达后两片74161同时被置零，总的进制为5162183，故为八十三进制计数器。5-13画出两片同步十进制计数器74160接成同步三十一进制计数器的接线图。允许附加必要的门电路。解：由于31是素数，不能分解，所以必须采用整体置数法或整体置零法。这里采用了整体置数法，具体是，先将两片按同步连接方式接成1001010进制计数器，然后用电路计为30的状态译码出0LD的信号，如题解5-13所示。这样在电路从全零状态开始计数，计入31个CLK后将返回全零状态，形成三十一进制的计数器。计计计计计计CCLK3Q3D0D1D2D0Q1Q2Q74160(1)EPETCLK11CCLK3Q3D0D1D2D0Q1Q2Q74160(2)EPET计计计计11YDRLDDRLD题解5-13图5-14用同步十进制计数器74160设计一个三百六十五进制计数器。要求各位间为十进制关系。允许附加必要的门电路。解：因为要求各位之间是十进制关系，所以需令每一位的74160接成十进制计数状态，并以低位的进位输出作高位的EP和ET的控制信号（或进位脉冲），接成三位十进制计数器，然后用整体置数（或置零）法再改接成三百六十五进制计数器。题解5-14是采用同步置数法的接线图，当计数器计成364状态时译出0LD信号，下一个CLK脉冲到来时将计数器置为全零状态，从而得到三百六十五进制计数器。计计计计计计CCLK3Q3D0D1D2D0Q1Q2Q74160(1)EPETCLK1CCLK3Q3D0D1D2D0Q1Q2Q74160(2)EPET计计计计11YDRLDDRLDCCLK3Q3D0D1D2D0Q1Q2Q74160(1)EPET111DRLD题解5-14图5-15设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任意时刻。解：电路接法见题解5-15所示，计数器由六片74160组成，第（1）、（2）两片接成六十进制的“秒”计数器，第（1）片为十进制，第（2）片为六进制，第（3）、（4）片接成六十进制的“分”计数器，接法同“秒”计数器，第（5）、（6）片用整体复位法接成二十四进制的“时”计数器。显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管BS201A。题解5-15电路图5-16试利用同步十六进制计数器74161和4线-16线译码器74LS154设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。解：此题的设计方法不是唯一的，比如可以采用同步置数法得到74161接成十二进制计数器，并把它的0123,,,QQQQ接至74LS154的0123,,,AAAA输入端，在连续输入CLK脉冲后，在74LS154的110~YY输出端就得到了12个等宽的顺序脉冲110~PP，电路接法如题解5-16所示。CCL