微电子第四章 集成电路设计

第四章集成电路设计4.1集成电路中的无源元件与互连线4.2双极集成电路器件和电路设计4.3MOS集成器件和电路设计4.4双极和MOS集成电路比较4.1集成电路中的无源元件与互连线4.1.0引言4.1.1电容器4.1.2电阻器4.1.3集成电路中的电阻模型4.1.4集成电路互连线4.1.0引言集成电路的无源元件主要包括电阻、电容和电感(一般很少用)。无源元件在集成电路中所占面积一般都比有源元件(如双极晶体管、MOSFET等)要大。因此，在设计集成电路中应尽可能少用无源元件．尤其是电感和电容以及大阻值的电阻。如果有些非用不可，也可作为外接元件处理。集成电路中主要的无源元件如下所示：无源元件热扩散电阻电感器电阻器薄膜电容器PN结电容器MOS电热器外延层电阻沟道电阻扩散电阻薄膜电阻沟道扩散电阻电容器离子注入电阻外延沟道电阻螺旋线电感器在集成电路中，有多种电容结构：金属-绝缘体-金属(MIM)结构多晶硅/金属-绝缘体-多晶硅结构金属叉指结构PN结电容MOS电容4.1.1电容器1．MOS电容器图4.1为MOS电容结构图。MOS电容器的电容量为：式中，为薄氧化层厚度；A为薄氧化层上金属电极的面积。在半导体一侧的P型衬底上扩散一层层，其目的是减小MOS串联电阻以及防止表面出现耗尽层。从(4.1)式可知，要提高电容量可以通过增大面积A和减小氧化层厚度两个措施。OXTOXT20SiOOXOXACTMOS结构电容平板电容和PN结电容都不相同，MOS核心部分，即金属-氧化物-半导体层结构的电容具有独特的性质。它的电容-电压特性取决于半导体表面的状态。随着栅极电压的变化，表面可处于：积累区耗尽区反型区MOS结构电容MOS电容(a)物理结构(b)电容与Vgs的函数关系沟道沟道耗尽层p型衬底+++++++++aaCoCdeptoxd1.00.2耗尽区积累区反型区VssVss（a）（b）VgsCgbCoMOS结构电容MOS动态栅极电容与栅极电压的函数关系0VTVgsCoxCox低频高频oxSioxSiCCCC+4.1.1电容器一般在与集成电路工艺兼容情况下，不可能做得很薄。因此，提高电容量只能以增大面积作为代价。在集成电路中，制作一个30pF的电容器，所用MOS电容的面积相当于几十个晶体管的面积。举例说明：如果制造一个34.6pF的电容器需要的面积为105um，而一个小功率双极晶体管所占面积约4×103um2。因此，一个34.6pF的电容器相当于约25个晶体管的面积。可见在集成电路中要获得一个容量较大约电容器相当困难。OXT4.1.1电容器PN结电容是利用PN结反向时的势垒电容构成一个电容器。图4.2为一PN结电容的纵向和横向结构图。单位面积的结电容如第2章所述可以表示为式中，为接触电势差；为梯度因子；为零偏压时的电容量。PN结电容与杂质浓度有关，如果考虑杂质的横向扩散，则总的PN结面积为底面积加上4个侧面积：，式中，W为正方形PN结扩散区的边长；为PN结结深。1JMTTODVCCVDVJMTOC242jAWWx+jx平板电容制作在砷化镓半绝缘衬底上的MIM电容结构：考虑温度系数时，电容的计算式为：rolwCd2empnomempnom112oxCCATCttTCtt++平板电容电容模型等效电路：固有的自频率：012fLC金属叉指结构电容4.1.2电阻器集成电路中的电阻是依靠不同的掺杂层形成的，主要分为扩散电阻(包括离子注入掺杂电阻)和沟道电阻两大类。不同的掺杂层和沟道层其电阻值的大小是不同的。如果有特殊需要时，也可以用不同电阻串的金属或硅化物在半导体表面形成薄膜电阻，或者用多晶硅掺杂形成多晶硅电阻。不过，这样形成的电阻代价总比扩散电阻高。因此，集成电路中最广泛使用的还是扩散电阻，多晶硅电阻在MOS集成电路中也经常使用．在特殊的集成电路中，也会采用薄膜电阻。4.1.2电阻器集成电路中的电阻分为：无源电阻通常是合金材料或采用掺杂半导体制作的电阻有源电阻将晶体管进行适当的连接和偏置，利用晶体管的不同的工作区所表现出来的不同的电阻特性来做电阻。4.1.2电阻器1．薄层电阻薄层电阻又俗称方块电阻，它是集成电路中广泛使用的述语。薄层电阻定义为式中，和图4.3所示电阻层的平均电阻串和电导率；为薄层的结深。若电阻的长度为L，宽度为W，则图4.3中沿水平方向的电阻为(4.3)显然，和是由工艺决定的。设计者可根据薄层电阻的大小，确定所设计电阻的长宽比(简称方数)。薄层电阻的单位为。例如，对于一个典型的双极集成电路工艺，基区扩散的薄层电阻力200R1jjRxxjxjxLRRW4.1.2电阻器合金薄膜电阻多晶硅薄膜电阻采用一些合金材料沉积在二氧化硅或其它介电材料表面，通过光刻形成电阻条。常用的合金材料有：（1）钽（Ta）；（2）镍铬（Ni-Cr）；（3）氧化锌SnO2；（4）铬硅氧CrSiO。掺杂多晶硅薄膜也是一个很好的电阻材料，广泛应用于硅基集成电路的制造。掺杂半导体电阻4.1.2电阻器不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半导体的电阻特性，可以制造电路所需的电阻器。根据掺杂方式，可分为：离子注入电阻扩散电阻对半导体进行热扩散掺杂而构成的电阻离子注入方式形成的电阻的阻值容易控制，精度较高。薄层电阻的几何图形设计常用的薄层电阻图形金属扩散区≈≈≈≈≈≈(a)(b)(c)(d)(e)一般电池采用窄条结构，精度要求高的采用宽条结构，小电阻采用直条型，大电阻采用折线型制作过程中相对误差的引入材料最小值典型值最大值互连金属0.050.070.1顶层金属0.030.040.05多晶硅152030硅-金属氧化物236扩散层1025100硅氧化物扩散2410N阱（或P阱）1k2k5k0.5-1.0mMOS工艺中作为导电层的典型的薄层电阻阻值单位:Ω/口薄层电阻端头和拐角修正不同电阻条宽和端头形状的端头修正因子0.80.90.90.30.40.45µm15µm0.50.60.60.1~0~010µm20µm30µm50µm薄层电阻温度系数电阻温度系数TC是指温度每升高1℃时，阻值相对变化量：在SPICE程序中,考虑温度系数时，电阻的计算公式修正为：1dRTCRdT2tnom11empnom2empnomRRTCttTCtt＋－＋（－）薄层电阻射频等效电路芯片上的薄层电阻的射频双端口等效电路：衬底电位与分布电容：pn型外延层n+pnsabbansR（a）（b）bansR2CbCsub2Cb（c）§6.3有源电阻有源电阻是指采用晶体管进行适当的连接并使其工作在一定的状态，利用它的直流导通电阻和交流电阻作为电路中的电阻元件使用。双极型晶体管和MOS晶体管可以担当有源电阻。有源电阻MOS有源电阻及其I-V曲线直流电阻：交流电阻：Ron︱VGS=V＝IDSVTPVVGSIODSG+-I(b)DVSGIIDSVTNVVGSIO(a)V+-ox2noxTN2()tVLVIWVVGSGSDSGSoxdsDSDSmnoxTN11()VVVVVVtLrIIgWVV有源电阻有源电阻的几种形式：饱和区的NMOS有源电阻示意图：IDSVTNVVGSIooVDSRonrdsDS(b)DS(c)DSVB(a)DSVB(d)DS(e)4.1.2电阻器2．扩散电阻器扩散电阻分别为用热扩散和离子注入层形成的电阻器，它是利用与集成电路兼容的扩散层构成的。例如采用双极集成电路发射区扩散和基区扩散层构成不同的电阻器，也可以直接利用外延层制作电阻器。图4.4为几种电阻器结构。4.1.2电阻器从(4.2)式可句，如果，越小，可以使方块电阻的阻值提高，这就是用沟道电阻(夹层电阻)制作大胆值的电阻器的基本思想。沟道电阻是利用两层扩散层之间的沟道来形成电阻器。图4.5为基区沟道电阻与外延层沟道电阻器的制作原理与平面版图结构。jx4.1.2电阻器从图中可知，沟道电阻的大小不仅依赖于本扩散层的电阻率，而且还依赖于两层扩散层之间的深度。由于扩散结深难以精确控制，故沟道电阻的阻值也不易精确控制。因此在选用电阻类型时，一定要注意电阻对电路特性的敏感程度。精度要求高的电阻不能用沟道电阻来实现。表4.1为常用的几种扩散方块电阻和沟道方块电阻的大小、制作精度及温度系数。表中表示温度每升高一度时引起电阻值有百万分之一的变化。610/C4.1.2电阻器3．扩散电阻的功耗限制扩散电阻也和其他电阻一样，有一个功耗限制问题，实验表明，对于TO或者扁平封装，在室温下，单位电阻面积所承受的最大功耗为这样就对电阻的最小条宽和单位电阻条宽所允许的最大工作电流有一个限制。因为单位电阻面积的功耗为用代替，则得单位电阻条宽度的最大工作电流为maxAP62max510/APWumminRWminRIAP222AIRIPRLWWmaxAPAP12126maxmax510/WAIPRRWum4.1.2电阻器可见，对于一定的封装形式，只于薄层电阻有关，大时，小；小时，就大。知道了值后，就可根据电路中电阻的工作电流来确定电阻条的最小宽度表4.2给出了不同所对应的值。应当指出，在数字集成电路中，因为是脉冲工作，因而表4.2中给出的单位电阻条宽的最大工作电流尚有较大的余量。maxWIRRmaxWIRmaxWImaxWIminRWminmaxRWIWIRmaxWI4.1.2电阻器4．扩散电阻的最小条宽通过上述分析可以看到，扩散电阻的最小条宽受三种因素限制：由版图设计规则所决定的最小扩散宽度；由于工艺水平和扩散电阻精度要求所决定的最小扩散条宽；由电阻最大允许功耗所决定的最小扩散条宽。显然，在设计时应取其中最大的一种。minRWminRW4.1.3集成电路中的电阻模型由于集成电路中的电阻是由各扩散层形成的，所以除了电阻本身的特性之外，还有一些反偏的PN结特性．这样会带来附加的电阻和电容，这些参数称为寄生参数。例如一个基本扩散电阻可以等效为图4.6的总体模型。图中的N端接电路的最高电位，其目的是防止电阻器的PN结正偏因而导致电阻器失效，s是衬底。由于基区PN结总是反偏的．则可将图(a)等效为图(b)这样的三个反偏二极管结构，从而又得到图(c)的等效模型。图(c)是一个分布参数等效为集中参数的等效模型。§6.5电感集总电感可以有下列两种形式：单匝线圈多匝螺旋型线圈多匝直角型线圈硅衬底上电感的射频双端口等效电路：Cox/2CpRsLsCox/2R1C1C1R1/1tlRswe21subRwlG022oxpoxCNwt12subwlCC传输线电感单端口电感的另一种方法是使用长度ll/4波长的短电传输线(微带或共面波导)或使用长度在l/4ll/2范围内的开路传输线。两种传输线类型的电感值计算如下：''''0000/422tanhtan2/lZZLllZlc4.1.4互连线互连线是各种分立和集成电路的基本元件。有不少人对这一概念不甚明确。互连线的版图设计是集成电路设计中的基本任务，在专门门阵列设计电路中甚至是唯一的任务。互连线设计中应注意的事项对于各种互连线设计，应该注意以下方面：为减少信号或电源引起的损耗及减少芯片面积，连线尽量短。为提高集成度，在传输电流非常微弱时(如MOS栅极)，大多数互连线应以制造工艺提供的最小宽度来布线。互连线设计中应注意的事项在连接线传输大电流时，应估计其电流容量并保留足够裕量。制造工艺提供的多层金属能有效地提高集成度。在微波和毫米波范围，应注意互连线的趋肤效应和寄生参数。某些情况下，可有目的地利用互连线的寄生效应。深亚微米阶段的互连线技术CMOS工艺发展到深亚微米阶段后，互连线的延迟已经超过逻辑门的延迟，成为时序分析的重要组成部分。这时应采用链状RC网络、RLC网络或进一步采用传输线来模拟互连线。互连线为