戴蓓倩《电子线路》-29

46组合逻辑电路-中规模组合逻辑电路数字电子电路基础47§3几种常用的组合逻辑组件3.1编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。一、普通编码器二进制编码器的作用：将一系列信号状态编制成二进制代码。48(a)用二极管组成VCCY0Y1Y2RRR0I1I3I5I7I2I4I6I8-3线编码器I0I1I2I3I4I5I6I7Y0Y1Y28-3线编码器框图49I1I2I3I4I5I6I7I8&&&F3F2F1(b)用与非门组成50I1I2I3I4I5I6I7I8F3F2F10111111100010111111001110111110101110111101111110111100111110111011111110111011111110111真值表86421IIIIF8642IIII87432IIIIF87653IIIIF518线－3线优先编码器(74LS148)G3G2G10I2I1I3I5I4I6I7IEXY0Y2Y1YSYS二、优先编码器527654276543542176564364210IIIIYIIIIIIIIYIIIIIIIIIIY＋＋＋＝＋＋＋＝＋＋＋＝SIIIYS710＝SIIISSIIIYEX710710＋＋＋＝＝逻辑函数表达式S=0时，所有输出端被封锁为高电平，S=1时编码器才能正常工作低电平输出信号表示电路工作，但无编码输入低电平输出信号表示电路工作，且有编码输入8线－3线优先编码器的真值表输入输出0I1I2I3I4I5I6I7I2Y1Y0Y×××××××0000××××××01001×××××011010××××0111011×××01111100××011111101×01111111100111111111154Z0Z1Z2Z3G0G3G2G1(2)SYEXYS0Y2Y1Y0I2I1I3I5I4I6I7I7A0A2A1A3A5A4A6A15A8A10A9A11A13A12A14A用两片74LS148组成的16线－4线编码器(1)SYEXYS0Y2Y1Y0I2I1I3I5I4I6I7I级联55三、二—十进制编码器二---十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0I9输出：F4F1432102I0I1I2I3I4I5I6I7Y0Y1Y2I9I8Y3569I2I1I3I5I4I6I7I8I3Y0Y2Y1Y二－十进制优先编码器（74LS147）5798398798698598429879869854398542199879865986439864210IIYIIIIIIIIIIIIYIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIY＋＝＋＋＋＝＋＋＋＝＋＋＋＝二－十进制优先编码器的真值表输入输出1I2I3I4I5I6I7I8I9I3Y2Y1Y0Y1111111111111××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110逻辑函数表达式58利用优先编码器除了完成编码功能外，还可在外加门电路的基础上构成组合逻辑电路例某医院有一、二、三、四号病室4间，每间有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都没按下时，无论四号病室的按钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时，四号灯才亮。试用优先编码器74LS148和门电路设计满足上述要求的逻辑电路，给出控制四个指示灯状态的高、低电平。593.2译码器译码是编码的逆过程，即将某二进制翻译成电路的某种状态。一、二进制译码器二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入——一组二进制代码译码器的输出——一组高低电平信号603-8线译码器Y0Y1Y2Y3Y4Y5Y6Y7A1A2A0GSSA0A1A2S13Y0Y2Y1Y7Y4Y6Y5Y2S3S3-8线译码器框图3线－8线译码器用与非门组成的3线－8线译码器61三位二进制译码器的真值表输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000000000010010000001001000000100011000010001000001000010100100000110010000001111000000030123201221012100120mAAAYmAAAYmAAAYmAAAY＝＝＝＝70127601265012540124mAAAYmAAAYmAAAYmAAAY＝＝＝＝逻辑函数表达式，当又称最小项译码器时片选信号1321SSSS62用两片74LS138组成的4线－16线译码器74LS138(1)A0A1A2S13S2S0123456774LS138(2)A0A1A2S13S2S01234567D0D1D2D31级联76543210YYYYYYYY15141312111098YYYYYYYY63译码器作数据分配器使用数据分配器把公共数据线上的数据按要求传送到不同的单元，即对数据进行分配。74LS138数据输入A1A2A3S132ss76543210YYYYYYYY13210122012010SSSSAAAYAAA时，当64用译码器设计组合逻辑电路当控制信号S＝1时,将译码器的三个输入端输入三个逻辑变量，则8个输出端将输出这三个输入变量的全部最小项的反函数形式（)，利用附加的门电路将这些最小项适当组合，便可产生任何形式的三变量组合逻辑函数。012,,AAA70mm例1：利用3线－8线译码器74LS138设计一个多输出的逻辑电路，输出逻辑函数式CBABAZCBABCACAZ2165例2：利用两片3线－8线译码器74LS138实现四变量函数iiimABCDY)15,10,8,5,0(),,,(66二、二－十进制译码器9Y5Y6Y7Y8Y3Y0Y2Y1YA3A2A04YA16701239012380123701236012350123401233012320123101230AAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAY＝＝＝＝＝＝＝＝＝＝二－十进制译码器的真值表输入输出序号A3A2A1A00000001111111111000110111111112001011011111113001111101111114010011110111115010111111011116011011111101117011111111110118100011111111019100111111111101010111111111110111111111111110011111111111101111111111111101111111111伪码111111111111119876543210YYYYYYYYYY68三、显示译码器二---十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件（数码管）。bcdefga69abcdfgabcdefg111111001100001101101e七段显示器件的工作原理：703.3加法器11011001+A=1101,B=1001，计算A+B。011010011加法运算的基本规则：(1)逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数被、加数和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用全加器实现71一、半加器半加运算不考虑从低位来的进位。设：A---加数；B---被加数；S---本位和；C---进位。ABCS0000010110011110真值表BABABASABC72逻辑图半加器ABCS逻辑符号BABABASABC=1&ABSC73二、全加器：an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。anbncn-1sncn0000000110010100110110010101011100111111真值表111)()(nnnnnnnnnnnnnncbacbabacbabasnnnnnnnnnnnnnbacbabacbabac11)()(74anbncn-1sncn全加器逻辑图逻辑符号半加器半加器1anbncn-1sncns's'c'c'75全加器的逻辑图CiCi+1SiAiBi逻辑符号CiSiAiBi&Ci＋1=1&1=1PiGi76全加器SN74LS183的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND77Ci+1SiCi+1SiCi+1SiAiBiCi+1SiCiC4S3S2S1S0A0B0A1B1A2B2A3B3三、四位串行加法器AiBiCiAiBiCiAiBiCi78&&11&11&&11&&&11&&P*G*C-1C0C1C2G0P0G1P1G2P2G3P3四、四位并行（超前）进位加法器3231230123*0123*GGPGPPGPPPGPPPPP超前进位扩展端超前进位形成电路79iiiiGCPC1超前进位加法器提高工作速度的途径：设法减小进位信号的传递时间进位传递公式，Gi为进位生成函数，Pi为进位传递函数2222221111110000002120121012212210110110110100BAGBAPBAGBAPBAGBAPGGPGPPCPPPGCPCGGPCPPGCPCGCPC80四位二进制超前进位加法电路P0G0C0S3S2S1S0A0B0A1B1A2B2A3B3全加器全加器全加器全加器C-1超前进位形成逻辑P1G1C1P2G2C2P3G3C-1P*G*81五、用加法器设计组合逻辑电路常用于设计输入变量与输入变量相加，或输入变量与常量相加的逻辑问题例1设计一个代码转换电路，将BCD代码的8421码转换为余3码（余3码与8421码相差0011）例2试用四位并行加法器74LS283设计一个加减运算电路，当控制信号M＝0时，它将两个输入的四位二进制数相加，而M＝1时它将两个输入的四位二进制相减，允许附加必要的门电路。823.4数值比较器比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。83一、一位数值比较器输入输出ABABA=BAB00010010011010011010功能表BABA”“ABBABA”“BABA”“84&&1ABABABA=BABABABA=B逻辑图逻辑符号BABA”“ABBABA”“BABA”“85二、多位数值比较器比较原则：1.先从高位比起，高位大的数值一定大。2.若高位相等，则再比较低位数，最终结果由低位的比较结果决定。86A、B两个多位数的比较：AiBi两个本位数（AB）i-1（A=B）i-1（AB）i-1低位的比较结果（AB）i（A=B）i（AB）i比较结果向高位输出87输入输出AiBi(