戴蓓倩《电子线路》-31

1时序逻辑电路数字电子电路基础2•触发器的描述方法•特性表（状态转换表）、特性方程、状态转换图)(01约束条件SRQRSQnnRS触发器的特性方程01S=1,R=0S=0,R=1S=,R=0S=0,R=RS触发器的状态转换图R－S触发器状态转换表输入信号现在状态下一个状态RnSnQnQn+10000110010100101110111不允许3§1概述组合逻辑电路：如译码器，全加器，数据选择器时序逻辑电路：（简称时序电路）任意时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态，即与以前的输入信号有关，如触发器，寄存器，计数器和移位寄存器等4时序电路结构图输入输出q1qkz1zrz1z2zmx1x2xn内部输入内部输出组合逻辑电路触发器特点：包含组合逻辑电路和记忆（存储）电路；在电路的结构上，具有反馈。5),,,(),,,(),,,(2121212122212111knmmknknqqqxxxfyqqqxxxfyqqqxxxfy输出方程),,,(),,,(),,,(2121212122212111knrrknknqqqxxxgzqqqxxxgzqqqxxxgz驱动方程6),,,(),,,(),,,(2121121212122121111nknnrknknknnrnnknnrnqqqzzzhqqqqzxzhqqqqzzzhq状态方程的方法又叫时序机时序电路逻辑功能变量）的逻辑函数描述和电路状态（状态器的次态，用输入信号表示每个触发的现态，发器表示存储电路中每个触＋＋＋1121121,,nknnnknnqqqqqq7根据记忆电路中存储单元状态变化的特点将时序电路分为：同步时序电路：所有存储电路中存储单元状态的变化都是在同一时钟信号操作下同时发生的。异步时序电路：存储单元状态的变化不是同时发生的。可能有公共的时钟信号，也可能没有公共的时钟信号。按照输出信号的不同，分为：米利（Mealy）型电路：某时刻的输出是该时刻的输入和电路状态的函数穆尔（Moore）型电路：某时刻的输出仅是该时刻电路状态的函数，与该时刻的输入无关，如同步计数器。8§2时序逻辑电路的分析根据其逻辑图分析出该电路实现的功能分析步骤1、从给定的逻辑图中写出每个触发器的驱动方程（即写出存储电路中每个触发器输入信号的逻辑表达式）；2、将驱动方程代入触发器的特性方程，得出每个触发器的状态方程；3、根据逻辑电路写出电路的输出方程。9触发器的驱动方程时序电路的状态方程JK触发器的状态方程时序电路的输出方程整理得x1J1KC1Q111Q1J1KC1Q222Q&&11J1J2K1K2时钟z21QxQz122121,,QxKxJxKxQJnnnQKQJQ1nnnnnnnnnnnnQQxQxQQxQQxQ2121211211))(12121211nnnnnnnnQQxQQQxQ（例10两个触发器可以有四种状态Q1Q2=00,01,10,11，将n时刻的现在状态和n时刻的现在输入代入时序电路的状态方程和输出方程，可得到n+1下一时刻的状态和n时刻的输出，从而列出代码形式的状态表下一个状态Q1n+1Q2n+1输出zn现在状态Q1nQ2nx=0x=1x=0x=100000100010010001000110011001101状态转换表))(12121211nnnnnnnnQQxQQQxQ（21QxQz输出方程状态方程11S00S01S10S111/0输入x/输出z1/01/00/00/01/10/00/0状态图逻辑功能：1111序列检测器，每当检测到输入序列为连续4个和4个以上的1时，电路的输出z为1；否则，输出z为0用S00，S01，S10，S11分别表示四种状态Q1Q2=00,01,10,11下一个状态S(tj+1)输出z(tj)现在状态S(tj)x=0x=1x=0x=1S00S00S0100S01S00S1000S10S00S1100S11S00S110112§3寄存器时序逻辑电路寄存器和移位寄存器计数器顺序脉冲发生器分析设计133.1数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。采用任何一种类型的触发器均可构成寄存器。每个触发器存放一位二进制数或一个逻辑变量，由n个触发器构成的寄存器可存放n位二进制数或n个逻辑变量的值。四位数码寄存器1412345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND输出控制时钟VCC5D6D7D8D5Q6Q7Q8Q74LS374低电平有效正边沿触发八D寄存器：三态输出共输出控制共时钟153.2移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)16根据移位数据的输入－输出方式，又可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出•串行输入－串行输出•串行输入－并行输出•并行输入－串行输出•并行输入－并行输出：17SDQQDQQDQQDQQD&&&&A0A1A2A3RDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位并入-串出的左移寄存器初始状态：设A3A2A1A0＝1011在存数脉冲作用下，Q3Q2Q1Q0＝1011。D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出321018D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0＝1011用波形图表示如下：Q3Q2Q1Q0CP11010011001100000000000119四位串入-串出的左移寄存器：D0＝LD1＝Q0D2＝Q1D3＝Q2四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝RD0＝Q1QQDQQDQQDQQDCP串行输出3210串行输入QDQQ3DQDQDCP串行输出Q1Q2Q0串行输入双向移位寄存器的构成：只要设置一个控制端S，当S＝0时左移；而当S＝1时右移即可。集成组件电路74LS194就是这样的多功能移位寄存器。20R—右移串行输入L—左移串行输入A、B、C、D—并行输入VCCQAQBQCQDS1S0CPQAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194151614131211109123456780111100011011直接清零保持右移(从QA向QD移动)左移(从QD向QA移动)并行输入CLRCPS1S0功能213.3寄存器应用举例例：数据传送方式变换电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1.实现方法(1).因为有7位并行输入，故需使用两片74LS194；(2).用最高位QD2作为它的串行输出端。222.具体电路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194(1)74LS194(2)23寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D610D0D1D2D3D4D5110D0D1D2D3D41110D0D1D2D311110D0D1D2111110D0D11111110D0CP并行输入(S1S0=11)并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)3.工作效果在电路中，“右移输入”端接＋5V。24集成移位寄存器简介并行输入－并行输出(双向)74LS194、74LS198、74LS299，等。并行输入－串行输出74LS165、74LS166，等。串行输入－并行输出74LS164，等。串行输入－串行输出74LS91，等。25§4计数器的分析4.1计数器的功能和分类1.计数器的作用记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。2.计数器的分类按工作方式分：同步计数器和异步计数器。按功能分：加法计数器、减法计数器和可逆计数器。按计数器的计数容量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。264.2异步计数器异步计数器的特点：在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。有异步二进制计数器和异步十进制计数器，常用的异步二进制计数器有4位、7位、12和14位。27QA1J1KC1AQB1J1KC1BQC1J1KC1CQD1J1KC1D计数脉冲一、四位二进制加法计数器nnnnQQKQJQ1二进制加法规则：每一位如果是1，则再加1时应变为0，同时向高位发出进位信号，使高位翻转。由1变为0，对应为下降沿，而触发器为下降沿触发，因此只要将低位触发器的Q端接到高位触发器的时钟输入端。每一级输出状态的改变发生在上一级的下降沿（如果为上升沿触发，则每一级触发器的进位脉冲应由端输出）。Q28二进制加法计数二进制输出计数脉冲数目QDQCQBQA十进制数00000010001120010230011340100450101560110670111781000891001910101010111011111211001213110113141110141511111529QAQBQCQD计数脉冲二进制加法计数器波形图（时序图）12345611121314151678910300000000100100011111010001111110101010111011010011010010010111100二进制加法计数器状态转换图31四位二进制加法计数器（用D触发器构成）nnnQDQ11DC1A1DC1B1DC1C1DC1D计数脉冲AQBQCQDQ上升沿触发32二、四位二进制减法计数器nnnnQQKQJQ1AQBQCQDQ1J1KC1A1J1KC1B1J1KC1C1J1KC1D计数脉冲二进制减法规则：若低位触发器为0，则再输入一个减法计数脉冲后应变为1，同时向高位发出借位信号，使高位翻转。由0变为1，对应为上升沿，而触发器为下降沿触发，因此只要将低位触发器的端接到高位触发器的时钟输入端。每一级输出状态的改变发生在上一级的上升沿（如果为上升沿触发，则每一级触发器的进位脉冲应由Q端输出）。Q33二进制减法计数二进制输出计数脉冲数目QDQCQBQA十进制数字011111511110142110113311001241011115101010610019710008801117901106100101511010041200113130010214000111500000344.3同步计数器同步计数器的特点：在同步计数器内部，各个触发器都受同一时钟脉冲——输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为“同步计数器”。一、三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP二进制加法运算规则：对一个多位二进制而言，最低位每次加1都改变状态，而第i位（除最低位外）仅有当以下各位皆为1时才改变状态35分析步骤:1.先列写控制端的逻辑表达式：J2=K2=Q1Q0J1=K1=