武汉大学数电仿真实验报告(终极版)

数字电子技术仿真班级：11级10班姓名：朱江学号：2011302540323-1-实验一组合逻辑电路设计与分析一、实验目的1．掌握组合逻辑电路的特点；2．利用逻辑转换仪对组合逻辑电路进行分析与设计。二、实验原理组合逻辑电路是一种重要的、也是基本的数字逻辑电路，其特点是：任意时刻电路的输出仅取决于同一时刻输入信号的取值组合。对于给定的逻辑电路图，我们可以先由此推导出逻辑表达式，化简后，由所得最简表达式列出真值表，在此基础上分析确定电路的功能，这也即是逻辑电路的分析过程。三、实验电路及步骤1．利用逻辑转换仪对已知逻辑电路进行分析。（1）按图1-1连接电路。XLC1ABU1A74LS136DU2A74LS136DU3A74LS04DU4A74LS04DU5B74LS04DU6C74LS136D图1-1待分析的逻辑电路（2）通过逻辑转换仪，得到下图1-2所示结果。由图可看到，所得表达式为：输出为Y，D'+ABCDCD'+ABC'AB'+DC'BCD'+AB'A'+DBC'A'+CDB'D'+A'C'B'A'Y-2-图1-5经分析得到的真值表和表达式（3）分析电路。观察真值表，我们发现：当输入变量A、B、C、D中1的个数为奇数时，输出为0；当其为偶数时，输出为1。因此，可以判断出，该电路为偶校验电路。2．根据要求，利用逻辑转换仪进行逻辑电路的设计。问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾推测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才会产生报警控制信号，试设计报警控制信号的电路。具体步骤如下：（1）分析问题：探测器发出的火灾探测信号有两种情况，一是有火灾报警（可用“1”表示），一是没有火灾报警（可用“0”来表示），当有两种或两种以上报警器发出报警时，我们定义此时确有警报情况（用“1”表示），其余以“0”表示。由此，借助于逻辑转换仪面板，可绘出如图1-3所示真值表。图1-3经分析得到的真值表-3-（2）单击按钮，即由真值表导得简化表达式，如图1-4。图1-4经分析得到的表达式AC+AB+BC（3）在上述步骤的基础上，再单击按钮，即由表达式得到了逻辑电路，如图1-5。ABC44454647484950图1-5生成的报警控制信号电路（4）此时，有了逻辑电路图，我们还可再返回分析，自然是符合要求的。四、思考题1．设计一个4人表决器。即如果3人或3人以上同意，则通过；反之，则被否决。用与非门实现。根据分析得到真值表如图1-6，并得到表达式。-4-图1-6经分析得到的真值表和表达式生成的信号电路为下图1-7.ABCD89101112131415161718192021222324252627图1-7生成的4人表决器电路2．利用逻辑转换仪对图1-8所示逻辑电路进行分析。U1A74LS04DU1B74LS04DU1C74LS04DU2A74LS00DU2B74LS00DU3B74LS10DU3A74LS10D图1-8待分析的逻辑电路-5-得到电路如图1-9U1A74LS04DU1B74LS04DU1C74LS04DU2A74LS00DU2B74LS00DU3B74LS10DU3A74LS10DXLC1AB图1-9得到真值表和表达式如图1-10图1-10经分析得到的真值表和表达式-6-实验二编码器、译码器电路仿真实验一、实验目的1．掌握编码器、译码器的工作原理。2．掌握编码器、译码器的常见应用。二、实验原理所谓编码，是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含意，来表示一个数，或是一条指令等信息。能完成编码功能的电路统称为编码器。译码即是编码的逆过程，即将输入的每个二进制代码赋予的含意“翻译”过来，给出相应的输出信号。能完成译码功能的电路统称为译码器。三、实验电路及步骤1．8--3线优先编码器具体电路如图2-2所示（1）按图2-2所示电路连好线路。利用9个单刀双掷开关（J0——J8）切换8位信号输入端和选通输入端（~E1）输入的高低电平状态。利用5个探测器（x1——x5）观察3位信号输出端、选通输出端、优先标志端输出信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。U174LS148DA09A17A26GS14D313D41D52D212D111D010D74D63EI5EO15J1Key=0J2Key=1J3Key=2J4Key=3J5Key=4J6Key=5J7Key=6J8Key=7J9Key=SpaceVDD5VA15VA25VGS5VA05VE05VGND图2-28-3线有限编码器仿真电路（2）切换9个单刀（J1-J8）进行仿真实验，将结果填入表2-1中。其中：输入端中的“1”表示接高电平，“0”表示接低电平，“╳”表示接高、低电平均可。输出端中的“1”表示探测器灯亮，“0”表示探测器灯灭。该编码器输入、输出均是低电平有效。-7-表8－3线优先译码器真值表输入端输出端~EIY7Y6Y5Y4Y3Y2Y1Y0A2A1A0GSEO1╳╳╳╳╳╳╳╳11111011111111111100111111101110101111110╳110010111110╳╳10101011110╳╳╳1000101110╳╳╳╳011010110╳╳╳╳╳01001010╳╳╳╳╳╳0010100╳╳╳╳╳╳╳000012．3—8线译码器实验步骤（1）按图2-3所示电路进行接线。利用3个单刀双掷开关（J1——J3）切换二路输入端输入的高低电平状态。利用8个探测器（x0——x7）观察8路输出端以信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。使能端G1接高电平，G2A接低电平，G2B接低电平VCC5VR11kΩR21kΩR31kΩJ1Key=AJ2Key=BJ3Key=CU174LS138DY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16~G2A4~G2B5X14.5VX24.5VX34.5VX44.5VX54.5VX64.5VX74.5VX84.5V图2-33—08线译码器仿真电路（2）切换3个单刀双掷开关（A0—A2）进行仿真实验，得到表2-2所示结果。其中：输入端中的“1”表示接高电平，“0”表示接低电平，“╳”表示接高、低电平均可。输出端中的“1”表示探测器灯亮，“0”表示探测器灯灭。该译码器输入为高电平有效、输出为低电平有效。-8-表2-23－8线译码器真值表输入端输出端G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y71000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110四、思考题1．利用两8—3线优先编码器74LS148D设计16—4线优先编码电路，然后仿真16—4线优先编码的逻辑功能。U174LS148DA09A17A26GS14D313D41D52D212D111D010D74D63EI5EO15U274LS148DA09A17A26GS14D313D41D52D212D111D010D74D63EI5EO15J1Key=AJ2Key=BJ3Key=CJ4Key=DJ5Key=EJ6Key=FJ7Key=GJ8Key=HJ9Key=IJ10Key=JJ11Key=KJ12Key=LJ13Key=MJ14Key=NJ15Key=OJ16Key=PVDD5VGNDJ17Key=QX15VX25VX35VX45VX55VU3A74LS00DU3B74LS00DU3C74LS00DU3D74LS00DX65V图2-316-4线优先编码仿真电路-9-表2-316-4线优先编码器真值表输入端输出端~E1(2)Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15X3X2X1X0GS1XXXXXXXXXXXXXXXXX111101111111111111111111110011111111111111111110010111111111111111110001101111111111111110100111011111111111111000011110111111111111011001111101111111111101000111111011111111110010011111110111111111000001111111101111111011100111111111011111101100011111111110111110101001111111111101111010000111111111111011100110011111111111110110010001111111111111101000100111111111111111000000-10-实验三竞争冒险电路仿真实验实验一、实验目的1．掌握组合逻辑电路产生竞争冒险的原因；2．学会判断竞争冒险是否可能存在的方法；3．了解常用消除竞争冒险的方法。二、实验原理当一个逻辑门的两个输入端的信号同时向相反的方向变化，而变化的时间有差异的现象，称为竞争。在组合逻辑电路中，门电路存在有传输延时时间和信号状态变化的速度不一致等原因，因而导致信号的变化出现快慢的差异。由竞争而可能产生输出干扰脉冲的现象，称为冒险。所以，有竞争不一定有冒险，但有冒险就一定有竞争。利用卡诺图可以判断组合逻辑电路是否可能存在竞争冒险现象。先作出对应逻辑电路的卡诺图，若卡诺图中填“1”的小格子所形成的卡诺图中有两个相邻的圈相切，则该电路存在竞争冒险的可能性。显然，由竞争进而导致冒险的出现是我们所不希望看到的，因为冒险会产生输出的错误动作，所以，必须杜绝竞争冒险现象的产生。常用的消除竞争冒险的方法有下面四种：加取样脉冲；修改逻辑设计，增加冗余项；在输出端接滤波电容；加封锁脉冲等。三、实验电路及步骤1．0型冒险电路仿真（1）按图3-1所示连接电路。U1A74LS32DU2A74LS05DV11kHz5VXSC1ABExtTrig++__+_图3-10型冒险电路（2）记录仿真结果如下图3-2所示。-11-图3-2图3-1的输入输出波形（3）从示波器上的输出波形，我们可以看到，在输入脉冲源的每一个下降沿处，输出都有一个尖脉冲。现分析其原因，该电路的逻辑功能为Y=A+A’=1，这也是从逻辑功能上来判断。但是，实际中的A’是输入通过一个非门后实现的，而每一个实际的逻辑门在传输时都会存在一定的延时，所以，当A由“1”变为“0”时，A’由于变化滞后而仍保持一小段时间的“0”，这样在这一小段时间里，输出出现了一个不应当出现的“0”（即低电平、负窄脉冲），这也即是我们所说的“0”型冒险。（4）消除方法。从理论上分析，此电路输出应恒为“1”，故而可用增加冗余项的方法来改进电路，即Y=A+A’+1。应该来说，本实验电路只是为了说明问题用的，实际中的电路往往比这要复杂一些，其冗余项可用其它变量平组合，而不是像本方法一样直接添“1”。-12-2．1型冒险电路仿真实验（1）按图3-3所示连接电路。V11kHz5VXSC1ABExtTrig++__+_U1A74LS08DU2A74LS04D图3-31型冒险电路（2）进行实验仿真，并记录结果如图3-4所示。图3-4图3-3电路的输入输出波形图（3）从图3-4中示波器上的输出波形，我们可以看到，在输入脉冲源的每一个上升沿处，输出都有一个尖脉冲。现分析其原因如下，该电路的逻辑功能可表示为Y=A·A’=0，这也只是从逻辑功能上来判断。但是，实际中的A’是输入通过一个非门后实现的，而每一个实际的逻辑门在传输时都会存在一定的延时，所以，当A由“0”变为“1”时，A’由于变化滞后而-13-仍保持一小段时间的“1”，这样在这一小段时间里，输出出现了一个不应当出现的“1”（即高电平、正窄脉冲），此亦常说的“1”型冒险。（4）消除方法。和实验1中方