数字电子技术(1)_第4章

1重大通信学院•何伟第四章组合逻辑电路数字电路：组合逻辑电路时序逻辑电路组合电路特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。逻辑图描述逻辑函数式描述直值表描述逻辑功能的描述：2重大通信学院•何伟第四章组合逻辑电路主要内容4.1组合逻辑电路分析4.2组合逻辑电路设计4.3组合逻辑电路的冒险现象3重大通信学院•何伟4.1组合逻辑电路分析分析目的：找出给定逻辑电路输出和输入之间的逻辑关系，了解其逻辑功能。分析步骤：①电路→逻辑函数式②化简③逻辑函数式→真值表④逻辑函数式、真值表逻辑功能概括出4重大通信学院•何伟4.1组合逻辑电路分析【例】②真值表③逻辑功能：显然逻辑功能是“异或”功能ABF000011101110①逻辑函数式5重大通信学院•何伟4.1组合逻辑电路分析4.1.1全加器ABFCO0000011010101101真值表AB=1F&CO逻辑图ABΣFCOCO符号BABABAFABCO1.半加：不考虑进位的两个二进制数相加；半加器：实现半加运算的电路。6重大通信学院•何伟4.1组合逻辑电路分析2.全加：考虑了低位进位的两个二进制数相加（实际上是3个二进制数相加）ABΣFCOCOCI符号CIABBACIBACIBACICIBAFABCIACIBABCIBACIBAABCIBAABCIBACO）（)(全加器：实现全加器运算的电路。MSI：74LS183(双全加器)7重大通信学院•何伟4.1组合逻辑电路分析3．串行进位加法器组成：低位的进位输出接高位的进位输入。如图4-1-4（P108）缺点：速度慢（最大时延=4个全加器的传输延迟）。MSI：T6928重大通信学院•何伟4.1组合逻辑电路分析4.超前进位加法器原理：通过逻辑电路事先得出每一位全加器的进位输入信号，而无需再从最低位开始向高位逐位传递进位信号。注意：电路复杂程度↑运算时间换取优点：运算结果只需三级门的延迟，进位输出只需二级门的延迟。缺点：电路复杂MSI：74LS283,CC4008电路：如图4-1-5(P109)011+0111109重大通信学院•何伟10重大通信学院•何伟4.1组合逻辑电路分析1.普通编码器（不允许两个或两个以上的输入有效）编码：在选定的一系列二进制数码中，赋予代码特定含义的过程。编码器：执行编码功能的电路。4.1.2编码器11重大通信学院•何伟4.1组合逻辑电路分析由真值表可得：Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7如果任何时刻只允许一个取值为１，则利用任意项化简为：ABCDY1Y0100000010001001010000111CDAB0001111000×1×1010×××11××××100×××Y1=C+D同理：Y0=B+D12重大通信学院•何伟4.1组合逻辑电路分析13重大通信学院•何伟4.1组合逻辑电路分析2.优先编码器（允许多个输入有效）原理：对输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。74LS1488线－3线优先编码器介绍：14重大通信学院•何伟4.1组合逻辑电路分析功能分析：①/ST──片选端（选通端）/ST=1时，所有输出为高（包括Ys、/YEX）/ST=0时，正常工作。②Ys──无编码指示端Ys=0时，表示电路工作，但无编码Ys=1时，且/ST=0，表示电路工作且有编码。③/YEX──扩展端/YEX=0时，表示电路工作且有编码/YEX=1时，且/ST=0，表示电路工作但无编码。④/IN0~/IN7──输入端低有效，且优先顺序是/IN7……/IN0⑤/Y0~/Y2──输出端低有效，即用/Y2/Y1/Y0表示/IN7有效15重大通信学院•何伟4.1组合逻辑电路分析【例】：用两片74LS148接成16线—４线优先编码器。015AA优先顺序：16重大通信学院•何伟4.1组合逻辑电路分析工作原理：①无输入时②有输入时815~AA（低段）输出：工作片第，门打开、、012131148742011YYYLSYcbaYS815~AA（高段）输出：，门打开、、片不工作第0121301210YYYcbaYYS尽管此时可能有输入，但被YS1屏蔽了07~AAMSI：74LS148、CC45328—3优先编码器74LS147、CC4014710—4优先编码器17重大通信学院•何伟4.1组合逻辑电路分析1.二进制译码器输入（二进制代码）输出（与输入代码一一对应的高低电平信号。）译码：编码的逆过程，即将二进制代码译成对应的输出信号。译码器：完成译码功能的电路§4.1.3译码器译码器，译码器工作。，时，输出全为选通端，—0ST11STST2012mAAY1011mAAY0010mAAY3013mAAY结论：每一个输出端都是一个最小项的反，且输出包含了全部最小项，也叫全译码器18重大通信学院•何伟4.1组合逻辑电路分析19重大通信学院•何伟4.1组合逻辑电路分析输出低有效；利用使能端可将多片138级连使用，如4-16译码。74LS138三—八译码器；时，所有，当不满足101221YGGGBA时，，且，当叫使能端，也叫片选端和01221221BABAGGGGGG；对应输入译码器工作，输出CBAYABCG2AY7G1Y6Y1Y2Y3Y4Y5GNDY0VCC21436587151613141112910BIN/OCT74LS138G2B20重大通信学院•何伟4.1组合逻辑电路分析21重大通信学院•何伟4.1组合逻辑电路分析+5V214&74LS138(1)10243567Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15214&74LS138(2)10243567D3D0D1D2G2AG1G2B【例】：用两片74LS138接成4—16线译码器。22重大通信学院•何伟4.1组合逻辑电路分析2．二一十进制译码器输入（BCD码）输出（十个对应的高低电平）伪码23重大通信学院•何伟4.1组合逻辑电路分析2．二一十进制译码器输入（BCD码）输出（十个对应的高低电平）24重大通信学院•何伟4.1组合逻辑电路分析2．二一十进制译码器MSI：74LS42（常用二—十进制译码器）特点：①无任何控制端；②具有拒绝伪码的功能。注意：变量译码器可作为数据分配器使用。A1A0──地址分配D=1时→选定1Y0YDY【例】：D=0时→选定25重大通信学院•何伟4.1组合逻辑电路分析【例】：26重大通信学院•何伟4.1组合逻辑电路分析3．显示译码器（1）七段字符显示器：LED（LightEmittingDiode）LCD（LiguidCrystaeDisplay）与普通二极管不同，正向导通的发光；半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等；杂质浓度很高，复合过程放的多余能量→发光；正向压降1.6V、1.8V、2.0V、2.2V等；有红色，绿色，近来也有兰色，有普通、高光、超高光的区分；有八段LED，小：每段1个LED中：每段2个LED大：每段4个LED分共阳与共阴（如下图）LED特点：27重大通信学院•何伟4.1组合逻辑电路分析28重大通信学院•何伟4.1组合逻辑电路分析LED优点：工作电压低；体积小；寿命长；可靠性高；速度快（0.1μs）；亮度高LED缺点：电流大（10mA）29重大通信学院•何伟4.1组合逻辑电路分析为保证连续黑色→加交变电压（几十~几百Hz）；通过异或门实现交变电压，如图；不自发光，亮度差；响应速度慢（10~200ms），不宜用于高速系统；LCD特点：在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，液晶为透明状态，射人的光线大部分由反射电极反射回来，显示器呈白色加电压后出现动态散射效应。30重大通信学院•何伟4.1组合逻辑电路分析LCD优点：省电(功耗极小)！适用于便携式仪表，如手机LCD缺点：不自发光，亮度差；响应速度慢（10~200ms），不宜用于高速系统；31重大通信学院•何伟4.1组合逻辑电路分析（2）BCD—七段显示译码器十进制数BCD码译码输出显示0→0000→1111110→abcdefg1→0001→0110000→表4-1-8由表4-1-8可写出Ya~Yg的表达式，32重大通信学院•何伟33重大通信学院•何伟4.1组合逻辑电路分析LSI：7446BCD-七段显示译码器(共阳、OC、耐压30V)7448功能介绍：①②③④⑤⑥，全亮；时且当—灯测试）1BI0LT(LT；时，灭灯，此时叫灭零，且当—（灭零输入）000231AAAARBIRBI时，无条件灭灯；当—（灭灯输入）0BIBI无效零的目的。如图配合使用，达到不显示可与RBORBI7447BCD-七段显示译码器(共阳、OC、耐压15V)7448BCD-七段显示译码器(共阴，有上拉电阻2K)7449BCD-七段显示译码器(共阴，OC，无/LT和/RBI)DIP1474246、247BCD-七段显示译码器(共阳、OC、(30V，15V))74248、249BCD-七段显示译码器(共阴、(有上拉电阻2K，OC))a~g（输出）—有内部上拉电阻（2K）→2mA为增大输出电流→可外接上拉电阻；；时，输出，且当—（灭零输出）0RBO0RBI0AAAARBO023134重大通信学院•何伟4.1组合逻辑电路分析【例】：将“005.600”显示为“5.6”35重大通信学院•何伟4.1组合逻辑电路分析功能：比较两个数的大小或是否相等。1．1位数值比较器§4.1.4数值比较器BAABAFBABAABBFBABABABAABBABAFBAABFABFA=BFAB0001001001101001101036重大通信学院•何伟2.多位数值比较器图4-1-24是带级连输入的4位数值比较器；37重大通信学院•何伟4.1组合逻辑电路分析①若A3=B3，A2=B2，A1=B1，A0=B0③若A3B3或A3=B3，A2B2或A3=B3，A2=B2,A1B1或A3=B3，A2=B2,A1=B1,A0B0则FAB=1，即AB则FAB1，即AB则FA=B=1即A=B②若A3B3或A3=B3，A2B2或A3=B3，A2=B2，A1B1或A3=B3，A2=B2,A1=B1,A0B0工作原理：38重大通信学院•何伟4.1组合逻辑电路分析39重大通信学院•何伟4.1组合逻辑电路分析①利用级连端可方便地将4位数值比较器级连成8位数值比较器，如图4-1-26，只要对应位相连就可；②低位片的扩展端AＢ、AB置０，A=B置１。MSI：74LS85，CC4063，CC14585【实例】8位数值比较器注意：40重大通信学院•何伟4.1组合逻辑电路分析1.工作原理：Do~Dn选一Ｙ§4.1.5数据选择器A1A0Y00D001D110D211D3D0D1D2D3Y输入输出由地址决定iDYi,41重大通信学院•何伟4.1组合逻辑电路分析iDYS1110时，当0111YS时，当2.4选１数据选择器74LS153101130112011101101)]()()()([SAADAADAADAADY42重大通信学院•何伟4.1组合逻辑电路分析3.4选１数据选择器CC14539(由CMOS传输门构成的数据选择器)C=1时VI/VO←→VO/VIC=0时VI/VO←→VD/VI43重大通信学院•何伟4.1组合逻辑电路分析101130112011101101)]()()()(STAADAADAADAADY①当A1A0=00时TG5、TG1和TG3导通，Y1=D10②当A1A0=01时TG5、TG2和TG4导通，Y1=D11③当A1A0=10时TG6、TG1和TG3导通，Y1=D12④当A1A0=11时TG6、