数字电子技术3章

第三章门电路3.1概述3.2半导体二极管门电路3.3CMOS门电路3.6TTL电路与CMOS电路的接口退出返回主目录3.5TTL门电路3.4*其它类型的MOS集成电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。3.1概述(a)功耗大(b)功耗小本书中采用正逻辑系统逻辑0和1：电子电路中用高、低电平来表示。表示方法：正逻辑：以高电平表示逻辑1，以低电平表示逻辑0。负逻辑：以高电平表示逻辑0，以低电平表示逻辑1。集成门电路按开关元件分类集N沟道MOS门(NMOS)成单极型(MOS型)P沟道MOS门(PMOS)逻互补MOS门(CMOS)辑二极管----晶体三极管逻辑门（DTL）门晶体三极管----晶体三极管逻辑门（TTL）电双极型射极耦合逻辑门（ECL）路集成注入逻辑门电路（）LI2集成：把晶体管、电阻、和导线等封装在一个芯片上。3.2半导体二极管门电路一、二极管的开关特性二极管符号：正极负极+vD－IF0.7iD(mA)vD(V)伏安特性VBR0vi0.7V时，二极管截止，iD=0。vi0.7V时，二极管导通。二极管单向导电性。/(1)TvVSiIe+vo－D开关电路vi＝0V时，二极管截止，如同开关断开，vo＝0V。vi＝5V时，二极管导通，如同0.7V的电压源，vo＝4.3V。二极管的反向恢复时间限制了二极管的开关速度。动态特性D正偏时，PN结电阻较小。加上反压后，PN结内尚有一定的存储电荷，形成较大的瞬态反向电流I2；尔后，随着存储电荷的消散，反向电流逐渐减小，直至漏电流Is。反向恢复过程:反向恢复时间tre说明:⑴转换时间：截止→导通较小导通→截止较大，故D的开关时间以tre来衡量。⑵Vi的最高频率以10tre来取值。222/0.1,IVRI电流由所需的时间。DRDViV+－1、二极管与门+VCC(+5V)R3kΩYD1AD2B3V0VvAvBvYD1D20V0V0V3V3V0V3V3V0.7V0.7V0.7V3.7V导通导通导通截止截止导通导通导通ABY000110110001Y=AB二、二极管门电路D23V0VR3kΩYD1BA2、二极管或门vAvBvYD1D20V0V0V3V3V0V3V3V0V2.3V2.3V2.3V截止截止截止导通导通截止导通导通ABY000110110111Y=A+B3.3CMOS门电路3.3.1MOS管的开关特性3.3.2CMOS反相器的工作原理3.3.3CMOS反相器的静态输入、输出特性3.3.4CMOS反相器的动态特性3.3.5其他类型的CMOS门电路3.3.6CMOS集成电路退出返回本章主目录⒈MOS管分类PMOS管:结构简单，工作速度低，负电源工作。NMOS管:工艺复杂，正电源工作。CMOS管:PMOS管和NMOS管组成互补电路。⒉工作区TTL:截止放大饱和CMOS:截止饱和可变电阻相当开关电路:断开接通3.3.1MOS管的开关特性⒊符号及导通条件VGS＞VGS(th)N时导通一般:VGS(th)N在2V左右VGS＜VGS(th)P时导通一般:VGS(th)P在－2V左右即:|VGS|＞|VGS(th)P|=2V时导通4.场效应管的基本开关电路截止状态viVGS(th)vO=+VDD导通状态viVGS(th)vO≈0转移特性曲线输出特性曲线5.MOS管的开关等效电路由于MOS管截止时漏极和源极之间的内阻ROFF非常大，所以截止状态下的等效电路可以用断开的开关代替。MOS管导通状态下的内阻RON约为1kΩ以内(有的可10Ω)，而且与vGS的数值有关。因这个阻值有时不能忽略，故在等效电路中画出了导通内阻。CI是栅极输入电容，约为几皮法。3.3.2CMOS反相器的工作原理vA+VDD+10VTPTN+VDD+10V+VDD+10VSSRONPRONN10V0V(a)电路(b)TN截止、TP导通(c)TN导通、TP截止vYvYvY(1)vA＝0V时,TN截止,TP导通。输出电压vY＝VDD＝10V。(2)vA＝10V时，TN导通，TP截止。输出电压vY＝0V。'YA一、电路结构⑴静态功耗小。（约10μW）⑵允许电源电压范围宽。（318V）⑶扇出系数大。（带同类负载N≥50）⑷抗噪容限大。（Vth=1/2VDD）CMOS电路的特点最大提供电流1.5mA⑸速度较低。（tpd=40nS）CMOS电路导通时阻抗较大（1KΩ），由于分布电容Co的存在，电平高低变化时充放电较慢，影响其工作速度。⑴电压传输特性AB段：TP导通，TN截止。vO=VOH≈VDDCD段：TN导通，TP截止。vO=VOL≈0CMOS反相器的电压传输特性接近于理想的反相器。BC段：TP、TN都导通，TP、TN内阻变化，vO迅速下降(),()oiDivfvifv二、电压和电流传输特性电压传输特性中点对应的电压叫阈值电压，用VTH表示。阈值⑵电流传输特性：AB段、CD段：曲线对应TP、TN中只有一管导通的情况，CMOS管截止状态的漏极电流极小，接近于零。BC段：TP、TN两管都导通，工作在饱和区（放大状态），vI=0.5VDD时电阻最小，电流达到最大值。考虑CMOS电路的这一特点，在使用这类器件时不应使之长期工作在电流传输特性的BC段，以防止器件因功耗过大而损坏。三、输入端噪声容限：P82在保证输出高、低电平基本不变(变化的大小不超过规定的允许限度)的条件下，允许输入信号的高、低电平有一个波动范围，这个范围称为输入端的噪声容限。计算方法：(min)(min)NHOHIHVVV输入高电平噪声容限(max)(max)NLILOLVVV输入低电平噪声容限测试结果表明，在输出高低电平的变化不大于限定的10%VDD情况下，输入信号高、低电平允许的变化量大于30%VDD。因此得到VNH=VNL=30%VDD。可见，CMOS电路的噪声容限大小是和VDD有关的。随着VDD的增加VNH和VNL也相应地加大，而且每个VDD值下VNH和VNL始终保持相等。适当提高VDD可以提高输入端噪声容限。而在TTL电路中是办不到的。不同VDD下的电压传输特性VNH、VNL随VDD变化的曲线3.3.3、CMOS反相器的静态输入、输出特性一、输入特性目的：为正确处理门电路与门电路、门电路与其它电路之间的连接问题，必须了解门电路输入端和输出端的伏安特性，即输入特性和输出特性。输入特性指从反相器输入端看进去的输入电压与输入电流的关系。因为MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容，而绝缘介质又非常薄，极易被击穿，必须要采取保护电路。74HC系列的CMOS器件中，多采用a图的输入保护电路，D1和D2都是双极型二极管，导通压降VDF=0.5~0.7V,反向击穿电压约为30V，D2是MOS管内部自然形成的所谓分布式二极管，D2和RS可按一个理想二极管来理解。C1和C2分别表示T1和T2的栅极等效电容。a.74HC系列的输入保护电路b.4000系列的输入保护电路1、0≤vI≤VDD时，正常工作范围，保护电路不起作用。2、vI＞VDD+VDF时(VDF二极管正相导通压降)，D1导通，则vG=VDD+VDF，保证C2上的电压不超过VDD+VDF。3、vI-0.7V时，D2导通，则vG=-VDF，保证C1上的电压不超过VDD+VDF。这样加到C1和C2上的电压不会超过允许的耐压极限。a.74HC系列的输入保护电路由输入保护电路可以画出它的输入特性曲线。在-VDFvIVDD+VDF范围内，输入电流iI≈0。当vIVDD+VDF以后，iI迅速增大。当vI-VDF以后，D2经RS导通，iI的绝对值随vI绝对值的增加而增大。掌握：在0≤vI≤VDD时，对应的输入电流iI约为0。(1)低电平输出特性二、输出特性即vO=VOL时，反相器的P沟道管截止、N沟道管导通，负载电流IOL从负载电路注入T2，输出电平随IOL增加而提高。这时的VOL就是VDS2、IOL就是iD2，所以VOL与IOL的关系曲线也就是T2管的漏极特性曲线。由于T2的导通内阻与vGS2的大小有关，vGS2越大导通内阻越小。从图上可以看到，同样的IOL值下若VDD升高，VOL也越低。(2)高电平输出特性结论：反相器输出的高低点平是与负载电流的大小相关的。在查阅器件手册时要注意是在什么负载电流下给出的高低电平值。电流IOH从门电路的输出端流出的，与规定的负载电流正方向相反，在输出特性曲线上为负值。这时VOH等于VDD减去T1管的导通压降。在同样的IOH值下VDD越高，T1导通时的vGS1越负，它的导通内阻越小，VOH也就下降得越少。即vO=VOH时，反相器的P沟道管导通、N沟道管截止，负载由于寄生电容和输出负载电容的存在，输出电压变化必然滞后于输入电压变化。我们将输出电压波形滞后于输入电压波形的时间叫做传输延迟时间。3.3.4、CMOS反相器的动态特性一、传输延迟时间通常将输出电压由低电平跳变到高电平时的传输延迟时间记作tPLH，把输出电压由高电平跳变到低电平时的传输延迟时间记作tPHL。CMOS电路的传输延迟时间tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%两点间时间间隔来定义的。二、交流噪声容限三、动态功耗3.3.5其他类型的CMOS门电路BY+VDDATP1TN1TN2TP2()'YAB①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。一、CMOS与非门BY+VDDATN1TP2TN2TP1()'YAB①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。二、CMOS或非门缺点：输出电阻受输入状态的影响。输出的高低电平受输入端数目的影响。BY+VDDAT1T2T4T3若A=B=1则RO=RON2+RON4=2RON假定每个MOS管的导通内阻均为RON，截止内阻均为ROFF≈∞。若A=B=0则RO=RON1∥RON3=0.5RON若A=1、B=0则RO=RON3=RON若A=0、B=1则RO=RON1=RON可见，输入状态的不同可以使输出电阻相差4倍之多。其次，输出的高低电平受输入端数目的影响。输入端数目越多，串联的驱动管数目也越多，输出的低电平VOL也越高。而当输入全部为低电平时，输入端越多负载管并联的数目越多，输出高电平VOH也更高一些。二、带缓冲级的CMOS门电路克服了输出电阻受输入状态的影响及输出的高低电平受输入端数目的影响。注意：输入输出端加进反相器以后，电路的逻辑功能也发生了变化。与非门是在或非门的基础上增加了缓冲器得到的。在原来的与非门基础上增加缓冲级以后就得到了或非门电路。方法：在门电路的每个输入输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。这些带缓冲级的门电路其输出电阻、输出的高低电平以及电压传输特性将不受输入端状态的影响。而且，电压传输特性的转折区也变得更陡了。此外，前面讲到的CMOS反相器的输入特性和输出特性对这些门电路也适用。与门或门(()')'YABAB(()')'YABABCMOS与或非门((()'()')')'()'YABCDABCD()'YABCDCMOS异或门((()')'(()')')'''YAABABBABABAB74HC03三、漏极开路的门电路(OD门)在CMOS电路中，为了满足输出电平转换、吸收大负载电流以及实现线与连接等需要，有时将输出级电路结构改成一个漏极开路输出的MOS管，构成漏极开路输出。(Open-Dra