搜索
4.1概述在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑适算，还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。能够存储l位二值信号的基本单元电路统称触发器。为了实现记忆1位二值信号的功能，触发器必须具备以下两个基本特点：第一，具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。第二，根据不同的输入信号可以置成1或O状态。迄今为止，人们已经研制出了许多种触发器电路。根据电路结构形式的不同，可以将它们分为基本RS触发器、同步RS触发器、主从触发器、维待阻塞触发器、CMOS边沿触发器等。这些不同的电路结构在状态变化过程中具有不同的动作特点，掌握这些动作特点对于正确使用这些触发器是十分必要的。同时，由于控制方式的不同（即信号的输入方式以及触发器状态随输人信号变化的规律不同），触发器的逻辑功能在细节上又有所不同。因此又根据触发器逻辑功能的不同分为RS触发器、JK触发器、T触发器、D触发器等几种类型。此外，根据存储数据的原理不同，还把触发器分成静态触发器和动态触发器两大类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管栅极输入电容上存储电荷来存储数据的，例如输人电容上存有电荷为O状态，而没有存电荷为1状态。本章只介绍静态触发器4.2触发器的电路结构与动作特点a基本RS触发器的电路结构与动作特点b同步RS触发器的电路结构与动作特点c主从触发器的电路结构与动作特点d边沿触发器的电路结构与动作特点4.2.1基本RS触发器的电路结构与动作特点基本RS触发器（又称R－S锁存器）是各种触发器电路中结构形式最简单的一种。同时，它又是许多复杂电路结构触发器的一个组成部分。一、电路结构与工作原理第二章讲过的各种门电路虽然都有两种不同的输出状态（高、低电平，亦即1、0)，但都不能自行保持。例如在图4.2.1(a）所示电路中，如果只有一个或非门G1，那么当另一个输入端接低电平时输出的高、低电平将随输入的高、低电平而改变。因此，它不具备记忆功能。如果用另一个或非门将反相（同时将的另一个输入端接低电平），则的输出将与同相。现将接回的另一个输入端，这时即使原来加在输入端上的信号消失了，和的状态也能保持下去。这样就得到了图4.2.1(a）中由两个或非门所组成的基本RS触发器电路。由于和在电路中的作用完全相同，所以习惯上将电路画成图4.2.1(b）的对称形式。Q和称为输入端，并且定义Q=1、=0为触发器的1状态，Q=0、＝1为触发器的0状态。称为置位端或置1输入端，称为复位端或置0输入端。当＝1、＝0时，Q＝1、=0。在＝1信号消失以后（即回到0）,由于有Q端的高电平接回到的另一个输入端，因而电路的1状态得以保持。当＝0、＝1时，Q＝0、＝1。在＝1信号消失以后，电路保持0状态不变。当＝＝0时，电路维持原来的状态不变。当＝＝1时，Q＝＝0，这既不是定义的l状态，也不是定义的0状态。而且，在和同时回到0以后无法断定触发器将回到1状态还是0状态。因此．在正常工作时输入信号应遵守的约束条件，亦即不允许输入＝＝1的信号。将上述逻辑关系列成真值表，就得到表4.2.1。因为触发器新的状态（也叫做次态）不仅与输入状态有关，而且与触发器原来的状态（也叫做初态）有关，所以把也作为一个变量t列入了真值表，并将称做状态变量，把这种含有状态变量的真值表叫做触发器的特性表（或功能表）。基本RS触发器也可以用与非门构成，如图4.2.2所示。这个电路是以低电平作为输入信号的，所以用和分别表示置1输入端和置0输入端。在图4.2.2(b）的图形符号上，用输入端的小圆圈表示用低电平作输入信号，或者叫低电平有效。表4.2.2是它的特性表。二、动作特点由图4.2.1(b）和图4.2.2（a）中可见，在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里（即或为1的全部时间），都能直接改变输出端Q和的状态，这就是基本RS触发器的动作特点。由于这个缘故，也把（）叫做直接置位端，把（）叫做直接复位端．并且把基本RS触发器叫做直接置位、复位触发器。top^4.2.2同步RS触发器的电路结构与动作特点在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟．用CP表示。这种受时钟信号控制的触发器统称为时钟触发器，以区别于像基本RS触发器那样的直接置位、复位触发器。一、电路结构与工作原理实现时钟控制的最简单方式是采用图4.2.4所示的同步RS触发器结构。该电路由两部分组成：由与非门G1、G2组成的基本RS触发器和由与非门G3、G4组成的输入控制电路。它的特性表如表4.2.3所示。从上表中可见、只有CP＝1时触发器输出端的状态才受输入信号的控制，而且在CP＝1时这个特性表和基本RS触发器的特性表相同。输入信号同样需要遵守SR=0的约束条件。在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS触发器电路上往往还设置有专门的异步置位输人端和异步复位输入端，如图4.2.5所示。只要在或加入低电平，即可立即将触发器置1或置0，而不受时钟信号和输入信号的控制。因比，将称为异步置位（置1）端，将称为异步复位（置0）端。触发器在时钟信号控制下正常工作时应使和处于高电平。此外，在图4.2.5电路的具体情况下，用当在CP＝0的状态下进行，否则在或返回高电平以后预置的状态不一定能保存下来。二、动作特点由于在CP＝1的全部时间里S和R信号都能通过门G3和G4加到基本RS触发器上，所以在CP＝1的全部时间里S和R的变化都将引起触发器输出端状态的变化。这就是同步RS触发器的动作特点。根据这一动作特点可以想象到，如果CP＝1的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这就降低了电路的抗干扰能力。top^4.2.3主从触发器的电路结构与动作特点为了提高触发器工作的可靠性，希望在每个CP周期里输出端的状态只能改变一次。为此，在同步RS触发器的基础上又设计出了主从结构触发器。一、电路结构与工作原理主从结构RS触发器（简称主从RS触发器）由两个同样的同步RS触发器组成，但它们的时钟信号相位相反，如图4.2.8所示。其中由与非门G1～G4组成的同步RS触发器称为从触发器，由与非门G5～G8组成的同步RS触发器称为主触发器。由于输出状态的变化发生在CP信号的下降沿，所以图4.2.8的主从RS触发器属于CP下降沿动作型，在图形符号中用CP输入端的小圆圈表示。图形符号中的表示“延迟输出”，即CP返回O以后输出状态才改变。将上述的逻辑关系写成真值表，即得表4.2.4主从RS触发器的特性表。从同步RS触发器到主从RS触发器的这一演变，克服了CP=1期间触发器输出状态可能多次翻转的问题但由于主触发器本身是同步RS触发器，所以在CP＝1期间和的状态仍然会随S、R状态的变化而多次改变，而且输人信号仍需遵守约束条件SR=O。二、动作特点通过上面的分析可以看到，主从结构触发器有两个值得注意的动作特点：触发器的翻转分两步动作。第一步，在CP＝l期间主触发器接收输人端（S、R或J、K）的信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器的状态翻转．所以Q、端状态的改变发生在CP的下降沿。因为主触发器本身是一个同步RS触发器，所以在CP＝1的全部时间里输入信号都将对主触发器起控制作用。由于存在这样两个动作特点，在使用主从结构触发器时经常会遇到这样一种情况，就是在CP＝1期问输入信号发生过变化以后，CP下降沿到达时从触发器的状态不一定能按此刻输人信号的状态来确定，而必须考虑整个CP＝1期间里输人信号的变化过程才能确定触发器的次态。在图4.2.10的主从JK触发器中也存在类似的问题，即CP=1的全部时间主触发器都可以接收输入信号。而且，由于Q、端接回到了输入门上，所以在＝0时主触发器只能接受置1输入信号，在＝1时主触发器只能接受置0信号。其结果就是在CP＝1期间主触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状态。但在主从RS触发器中，由于没有Q、端接到输入端的反馈线，所以CP＝1期间S、R状态多次改变时主从触发器状态也会随着多次翻转。因此，在使用主从结构触发器时必须注意：只有在CP=1的全部时间里输入状态始终未变的条件下，用CP下降沿到达时输入的状态决定触发器的次态才肯定是对的。否则，必须考虑CP＝1期间输入状态的全部变化过程，才能确定CP下降沿到达时触发器的次态。top^4.2.4边沿触发器的电路结构与动作特点为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发器电路。目前已用于数字集成电路产品中的边沿触发器电路有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等几种。一、利用CMOS传输门的边沿触发器图4.2.14是利用CMOS传输门构成的一种边沿触发器。虽然这种电路结构在形式上也是一种主从结构，但是它和前面讲过的主从结构触发器具有完全不同的动作特点。这种触发器的动作特点是输出端状态的转换发生在CP的上升沿，而且触发器所保存下来的状态仅仅取决于CP上升沿到达时的输入状态。因为触发器输出端状态的转换发生在CP的上升沿，所以这是一个上升沿触发的边沿触发器。它的持性表如表4.2.6所示。因为输入信号是以单端D给出的，所以也把它叫做D触发器。为了实现异步置位、复位功能，需要引入和信号。因为和以高电平作为置1和置0输入信号的，所以必须把图4.2.14中的4个反相器改成或非门，形成图4.2.15所示的电路.边沿触发器在图形符号中以CP输入端处的“”表示，如图4.2.15所示。二、维持阻塞触发器边沿触发器的另一种电路结构形式是维持阻塞结构。在TTL电路中这种电路结构形式用得比较多。图4.2.16是维持阻塞结构RS触发器的电路结构图。这个电路是在同步RS触发器的基础上演变来的。??为了达到触发器的次态仅仅取决于CP上升沿到时的输入状态这个目的，首先在电路中增加了G5、G6两个与非门和①、②两根连线，使G3和G5形成一个基本RS触发器．G4和G6形成另一个基本RS触发器。为避免出现和同时为1这种情况，又在电路中增加了③、④两根连线。这两根线将G3和G4也接成了基本RS触发器，所以即使先后出现＝1、＝1的情况，G3和G4组成的基本RS触发器也不会改变状态．从而保证了在CP＝l期间G3和G4的输出不会改变。为适应输入信号以单端形式给出的情况，维待阻塞触发器也经常作成单端输入的形式，如图4.2.17所示。图中以D表示数据愉入端。连线②兼有置0维持线和置1阻塞线的功能。维持阻塞触发器的产品有时也作成多输入瑞的形式，如图4.2.18所示。??这时各输入端之间是与的逻辑关系，即应以D1·D2代替表4.2.6中的D。三、利用传输延迟时间的边沿触发器另一种边沿触发器的电路结构如图4.2.19所示，它是利用门电路的传输延迟时间实现边沿触发的。这个电路包含一个由与或非门和组成的基本RS触发器和两个输入控制门和。而且门的传输延迟时间大于基本RS触发器的翻转时间。设触发器的初始状态为Q=0、=1、CP=0时门、、和同时被CP的低电平封锁。而由于的输出、两端为高电平，门、是打开的．故基本RS触发器的状态通过、得以保持。CP变为高电平以后，门、首先解除封锁，基本RS触发器可以通过、继续保持原状态不变。若此时输入为J=1、K=O，则经过门、的传输延迟时间以后P＝O、=1，门、均不导通，对基本RS触发器的状态没有影响。当CP下降沿到达时，门、立即被封锁，但由于门、存在传输延迟时间，所以、的电平不会马上改变。因此，在瞬间出现