搜索
第7章常用集成时序逻辑器件及应用第7章常用集成时序逻辑器件及应用7.1集成计数器7.2集成寄存器和移位寄存器7.3序列信号发生器7.4以MSI为核心的同步时序电路的分析与设计第7章常用集成时序逻辑器件及应用7.1集成计数器集成计数器集成计数器具有功能较完善、通用性强、功耗具有功能较完善、通用性强、功耗低、工作速率高且可以自扩展等许多优点，因而得低、工作速率高且可以自扩展等许多优点，因而得到广泛应用。到广泛应用。目前由TTL和CMOS电路构成的MSI计数器有许多品种，表7-1列出了几种常用TTL型MSI计数器的型号及工作特点。第7章常用集成时序逻辑器件及应用表7-1常用TTL型MSI计数器第7章常用集成时序逻辑器件及应用7.1.1常用集成计数器功能分析1.1.异步集成计数器异步集成计数器74LS9074LS90 74LS9074LS90是二是二——五五——十进制异步计数器十进制异步计数器。S1JC11KRS1JC11KR1JC11K≥1R1JC11K≥1R&FFAFFBFFCQAQBQC&R01R02CP2CP1&S92S91QDFFDQAQBQCQDCP1CP2S91S92R01R0274LS90M=2M=5QAQBQCQDS91S92R01R02CP1CP2内部逻辑图结构框图传统逻辑符号74LS90功能表当满足R01R02=0、S91S92=0时电路才能执行计数操作，根据CP1、CP2的各种接法可以实现不同的计数功能。●当计数脉冲从CP1输入，CP2不加信号时，QA端输出2分频信号，即实现二进制计数。●当CP1不加信号，计数脉冲从CP2输入时，QD、QC、QB实现五进制计数。●实现十进制计数有两种接法。实现十进制计数有两种接法。图图77--2(2(aa))是是8421BCD8421BCD码接法，先模码接法，先模22计数，后模计数，后模55计数，由计数，由QQDD、、QQCC、、QQBB、、QQAA输出输出8421BCD8421BCD码，最高位码，最高位QQDD作作进位输出。图进位输出。图77--2(2(bb))是是5421BCD5421BCD码接法，先模码接法，先模55计数，后模计数，后模22计数，由计数，由QQAA、、QQDD、、QQCC、、QQBB输出输出5421BCD5421BCD码，最高位码，最高位QQＡＡ作进位输出，波形对称。作进位输出，波形对称。第7章常用集成时序逻辑器件及应用两种十进制计数器接法的态序表第7章常用集成时序逻辑器件及应用2.2.同步集成计数器同步集成计数器7416174161（重点掌握）（重点掌握）74161是模值为16=24（四位二进制）同步计数器，具有计数、保持、预置、清0功能，其逻辑电路及传统逻辑符号分别如图7-3(a)、(b)所示。QD、QC、QB、QA是计数输出，QD为最高位。OC为进位输出端，OC=QDQCQBQAT，仅当T=1且计数状态为1111时，OC才变高，并产生进位信号。第7章常用集成时序逻辑器件及应用图7-374161计数器 (a)逻辑图；(a)&C11KR1J&&≥1&&C11KR1J&&≥1&&C11KR1J&&≥1&&C11KR1J&&≥1&&&&&&TPD1CrC1CP计数脉冲BA1LDQAQBQCQDOC(b)QAQBQCQDPCPABCD74161TCrLDOC(MSB)(b)传统逻辑符号OC=QDQCQBQAT第7章常用集成时序逻辑器件及应用CP为计数脉冲输入端，上升沿有效。 CCrr为异步清为异步清00端，低电平有效端，低电平有效，只要Cr=0，立即有QDQCQBQA=0000，与CP无关。 LDLD为同步预置端，低电平有效为同步预置端，低电平有效，当Cr=1，LD=0，在CP上升沿来到时，才能将预置输入端D、C、B、A的数据送至输出端，即QDQCQBQA=DCBA。 PP、、TT为计数器允许控制端，高电平有效为计数器允许控制端，高电平有效，只有当Cr=LD=1，PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低时，各触发器的J、K端均为0，从而使计数器处于保持状态。PP、、TT的区别是的区别是TT影响进位输出影响进位输出OOCC，而，而PP则不影响则不影响OOCC。。第7章常用集成时序逻辑器件及应用74161时序图CrLDABCDCPPTQAQBQCQD12131415012清除置数计数保持OC第7章常用集成时序逻辑器件及应用3.3.十进制可逆集成计数器十进制可逆集成计数器74LS19274LS192（了解）（了解）74LS192传统逻辑符号QDQCQBQACP+DCBA74LS192CrLDOCOBCP－(MSB)74LS192功能表¾OC为进位输出，加法计数时，进入1001状态后有负脉冲输出，脉宽为一个时钟周期。 ¾OB为借位输出，减法计数时，进入0000状态后有负脉冲输出，脉宽为一个时钟周期。第7章常用集成时序逻辑器件及应用4.4.二进制可逆集成计数器二进制可逆集成计数器74LS16974LS169（了解）（了解）74LS169传统逻辑符号74LS169功能表QDQCQBQADCBA74LS169CPLDOC(MSB)PTU/D¾模为16¾没有清0端，因此清0靠预置来实现。¾进位和借位输出都从同一输出端OC输出。当加法计数进入1111后，OC端有负脉冲输出，当减法计数进入0000后，OC端有负脉冲输出。输出的负脉冲与时钟上升沿同步，宽度为一个时钟周期。 第7章常用集成时序逻辑器件及应用7.1.3任意模值计数器（小模计数器）集成计数器（如集成计数器（如7416174161）可以）可以加适当反馈电路加适当反馈电路后构成任意模后构成任意模值计数器。值计数器。设计数器的最大计数值为设计数器的最大计数值为NN，，若要得到一个模值为若要得到一个模值为MM((＜＜NN))的计数器，则只要在的计数器，则只要在NN进制计数器的顺序计数过程中，设法使进制计数器的顺序计数过程中，设法使之跳过之跳过((NN--MM))个状态，只在个状态，只在MM个状态中循环就可以了。个状态中循环就可以了。通常MSI计数器都有清0、置数等多个控制端，因此实现模M计数器的基本方法有两种：一种是反馈清一种是反馈清00法法((或称复位法或称复位法))，，另一种是反馈置数法另一种是反馈置数法((或或称置数法称置数法))。。第7章常用集成时序逻辑器件及应用1.1.反馈清反馈清00法 法 基本思想是：计数器从全0状态S0开始计数，计满M个状态后产生清0信号，使计数器恢复到初态S0，然后再重复上述过程。具体做法又分两种情况： ①①异步清异步清00。。计数器在S0~SM-1共M个状态中工作，当计数器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到异步清0端，使计数器立即返回S0状态。由于是异步清0，只要SM状态一出现便立即被置成S0状态，因此SM状态只在极短的瞬间出现，通常称它为“过渡态过渡态”。在计数器的稳定状态循环中不包含在计数器的稳定状态循环中不包含SSMM状态状态。第7章常用集成时序逻辑器件及应用②②同步清同步清00。。计数器在S0~SM-1共M个状态中工作，当计数器进入SM-1状态时，利用SM-1状态译码产生清0信号并反馈到同步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器返回S0。可见，同步清0没有过渡状态，如图中实线所示。 第7章常用集成时序逻辑器件及应用2.2.反馈置数法 反馈置数法 置数法和清0法不同，由于置数操作可以在任意状态下进行，因此计数器不一定从全0状态S0开始计数。它可以通过预置功能使计数器从某个预置状态Si开始计数，计满M个状态后产生置数信号，使计数器又进入预置状态Si，然后再重复上述过程。这种方法适用于有预置功能的计数器。这种方法适用于有预置功能的计数器。具体做法又分两种情况：①同步预置：①同步预置：使置数(LD)有效的信号应从Si+M-1状态译出，等下一个CP到来时，才将预置数置入计数器，计数器在Si、Si+1、…Si+M-1共M个状态中循环；②异步预置：②异步预置：使置数(LD)有效的信号应从Si+M状态译出，当Si+M状态一出现，即置数信号一有效，立即就将预置数置入计数器，它不受CP控制，所以Si+M状态只在极短的瞬间出现，稳定状态循环中不包含Si+M。第7章常用集成时序逻辑器件及应用实现任意模值计数器（置数法）的示意图 (a)异步置数法S0Si£-1SiSN£-1Si+MSi+M£-1Si+M£-2Si+1(b)同步置数法S0Si£-1SiSN£-1Si+MSi+M£-1Si+M£-2Si+1第7章常用集成时序逻辑器件及应用综上所述，采用反馈清0法或反馈置数法设计任意模值计数器都需要经过以下三个步骤：①①选择模选择模MM计数器的计数范围，计数器的计数范围，确定初态和末态确定初态和末态；；②②确定产生清确定产生清00或置数信号的或置数信号的译码状态译码状态，然后根据译，然后根据译码状态码状态设计译码反馈电路设计译码反馈电路；；③③画出模画出模MM计数器的逻辑电路。计数器的逻辑电路。第7章常用集成时序逻辑器件及应用【【例例77--11】】用用74LS9074LS90实现模实现模77计数器。（略） 计数器。（略） 第7章常用集成时序逻辑器件及应用【【例例77--22】】用用7416174161实现模实现模77计数器。 计数器。 分析：分析：7416174161有有异步清异步清00和和同步置数同步置数功能，因此可以采用异步功能，因此可以采用异步清清00法和同步置数法实现任意模值计数器。 法和同步置数法实现任意模值计数器。 采用异步清0法：74161的异步清0端Cr是低电平有效。确定模7计数器的态序表，设计反馈电路，画逻辑图。 &1CPQAQBQCQDPCr74161ABCDTLDOCCP1第7章常用集成时序逻辑器件及应用采用同步置数法：置数法是通过控制同步置数端LD和预置输入端DCBA来实现模M计数器。由于置数状态可在N个状态中任选取，因此实现的方案很多。QDQCQBQA000000010010001101000101011001111000100110101011110011011110111174161同步置数法的常用方法有三种：第7章常用集成时序逻辑器件及应用①①同步置同步置00法（前法（前MM个状态计数）。 个状态计数）。 选用S0~SM-1共M个状态计数，计到SM-1时使LD=0，等下一个CP来到时使状态置0，即返回S0状态。这种方法和同步清0法类似，但必须设置预置输入DCBA=0000。本例中M=7，故选用0000~0110共七个状态，计到0110时同步置0，画出其态序表，设计反馈逻辑LD=QCQB，画逻辑图。&1CPQAQBQCQDPCr74161ABCDTLDOCCP1第7章常用集成时序逻辑器件及应用②②OOCC置数法置数法((后后MM个状态计数，也称为个状态计数，也称为可编程计数器可编程计数器))。。 选用Si~SN-1共M个状态，当计到SN-1状态并产生进位信号时，利用进位信号置数，使计数器返回初态Si。同步置数时预置输入数的设置为N-M。本例要求M=7，预置数为16-M=9,即DCBA=1001，故选用1001~1111共七个状态，计到1111时进行反馈置数，列出其态序表，设计反馈逻辑LLDD==？？，画逻辑图。1CPQAQBQCQDPCr74161ABCDTLDOCCP1&10011第7章常用集成时序逻辑器件及应用③③中间任意中间任意MM个状态计数。个状态计数。 随意选用Si~Si+M-1共M个状态，计到Si+M-1时译码使LD=0，等下一个CP来到时返回Si状态。本例选用0010~1000共七个状态，计到1000时同步置数，列出态序表，设计反馈逻辑LD=QD，DCBA=0010，画逻辑图。QAQBQCQDPCr74161ABCDT1LDOC101001CPCP第7章常用集成时序逻辑器件及应用如果要求实现的模值M超过单片计数器的计数范围时，必须将多片计数器级联，才能实现模M计数器。常用的方法有两种： 常用