数字电子技术讲义 第三章 组合逻辑电路

第三章组合逻辑电路根据组合逻辑电路的不同特点，数字电路分成：组合逻辑电路（组合电路）时序逻辑电路（时序电路）组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来状态无关。niiAAAfF21，（i=1，2，…m）3.1组合逻辑电路的分析组合逻辑电路的分析方法：1）由逻辑图写出各输出端的逻辑表达式2）化简和变换各逻辑表达式3）列真值表4）分析确定功能例：CBAL3.1.1分析加法器半加器真值表(1)1位加法器1）半加器不考虑由低位进位来的加法器BAAS输入输出ABSCO0000011010101101输入输出输入输出CIABSCOCIABSCO000001001000110101010101011001组合逻辑电路......A1A2AnF1FnF2＝1＝1ABCL＝1&ABCOSABCo2）全加器考虑低位进位的加法器CIBACIABCIBABCIAS全加器真值表CIBBACIACOS“奇数个1时，S为1”CI“两个以上1时，CI为1”&&&&&&≥1≥1&111ABCOSCI(2)多位加法器1、并行相加串行进位的加法器例如：四位二进制数A3A2A1A0和B3B3B3B3相加CICOΣCICOΣCICOΣCICOΣCOS1S0S2S3A0B0A1B1A2B2A3B3每位进位信号作为高位的输入信号――串行进位故任一位的加法运算必须在低一位的运算完成后才能进行――速度慢2、超前进位0110111111CICOΣABCISCOCOΣS0001101101ABCI010110100001101101ABCI00100111MUX01A0A1S1S2D10D11D12D13D22D23D20D21Y1Y2ENEN}01230123G03每位的进位只由加数和被加数决定，而与低位的进位无关。1iiiiCBAS1iiiiiiCBABAC3.1.2分析数据选择器数据分配器：将公共数据线上的信号送往不同的通道数据选择器：将不同通道的信号送往公共数据线74LS153为例：通过给定不同的地址代码，即可从4个输入数据中选出所要得输出函数式：01130112011101101AADAADAADAADY总结：1、数据选择器可将多通道输入的数据有选择的传送到输出端2、数据选择器还可作为一般的逻辑函数产生器，一个2n选一的数据选择器可以产生n或少于n个输入变量的逻辑函数3、构成逻辑函数产生器的关键是确定常量输入端的逻辑值。可由导出的最小项或真值表获得。输入输出1SA1A0D13D12D11D10Y11××××××0000×××D10D10001××D11×D11010×D12××D12011D13×××D133.1.3分析多路分配器DAAD010DAAD011DAAD012DAAD013A0A1D010123DX3.1.4分析数值比较器(1)1位数值比较器两个数AB比较（AB，AB，A=B）&&&&1111D3D0D1D2DA1A0BAYBA，ABABAYBA⊙B，BAYBA输入输出AB)(1BAY)(2BAY)(3BAY00001010101010011001&&≥111ABY1(AB)Y2(AB)Y3(A=B)(2)多位数值比较器由高位比较，若不相等则作为比较结果；若相等，在依次比较低位；当比较到最低位均相等则两数相等。3.2组合逻辑电路的设计组合逻辑电路设计的一般步骤：1)根据要求列出真值表2)由真值表写出表达式3)简化和变换表达式4)画出逻辑图例：三人简单表决电路，多数赞成，通过，灯亮；否则，灯不亮。输入输出输入输出ABCFABCF00001000001010110100110101111111COMPA0A1A2A3B3B1B0B2ABA=BAB=Y(AB)Y(A=B)Y(AB)I(AB)I(A=B)I(AB)&&&≥1ABCF3.2.1设计编码器(1)普通编码器3位二进制编码器的设计765476542IIIIIIIIY763276321IIIIIIIIY753175310IIIIIIIIY输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111(2)二－十进制优先编码器（下图74LS147）输入输出1I2I3I4I5I6I7I8I9I3Y2Y1Y0Y1111111111111××××××××0110001101101ABC00100111I1I2I0I3I4I5I6I7Y0Y1Y28线－3线编码器&&&11111111I7I6I5I4I3I2I1I0Y1Y0Y200×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110当编码器的多个输入端同时有效时，输出编码是按事先编好的次序输出的。98642198643986598790IIIIIIIIIIIIIIIIIIIY98542985439869871IIIIIIIIIIIIIIIIY9849859869872IIIIIIIIIIIIY983IIY3.2.2设计译码器1、二进制译码器的设计3线－8线为例真值表输入输出74LS147Y0Y1Y2Y3I1I2I3I4I5I6I7I8I9A2A1A00Y1Y2Y3Y4Y5Y6Y7Y0000111111100110111111010110111110111110111110011110111101111110111101111110111111111110由真值表写出逻辑表达式：0120AAAY，0121AAAY，0122AAAY，0123AAAY，0124AAAY，0125AAAY，0126AAAY，0127AAAY由逻辑表达式画出逻辑图（书54页）2、二－十进制译码器真值表（下页）由真值表写出逻辑表达式：01230AAAAY，01231AAAAY，01232AAAAY，01233AAAAY01234AAAAY，01235AAAAY，01236AAAAY，01237AAAAY01238AAAAY，01239AAAAY由逻辑表达式画出逻辑图（书55页）序号输入输出A3A2A1A00Y1Y2Y3Y4Y5Y6Y7Y8Y9Y000000111111111100011011111111200101101111111BIN/OCT&EN12401123456774LS138Y1Y0Y2Y3Y4Y5Y6Y7A0A1A2S1S2S3300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110伪码1010111111111110111111111111110011111111111101111111111111101111111111111111111111113、七段字形显示译码器的设计数码显示器(数码管)：用来显示数字，文字或符号的器件显示方式：字形重叠式－不同字符重叠分段式－若干断发光的笔划组成点阵式－发光点阵组成按发光物质：半导体显示器－发光二极管荧光数码管－荧光粉液体显示器－液晶气体放电显示器－当将数码管所代表的数显示出来，须将数码经译码器译出，然后驱动点亮对应的段。例：显示8421码的0010，对应的十进制数2，则应译码驱动使a,d,e,g段点亮。即：对应某一组数码，译码器应有确定的几个输出。3.3组合逻辑电路中的竞争和冒险以前所述的组合逻辑电路，设0pdt，实际上0pdt。由于由输入到输出，不同的路径所需时间不同，可能使逻辑电路产生错误输出，此现象称为竞争冒险。3.3.1产生竞争冒险原因1&ALAALtpd两个输入信号分别由两个路径在不同时刻到达的现象－竞争－由此而产生输出干扰脉冲的现象称为冒险。1&&≥1ACBLCBACL当A=B=1时，L应为“1”与C无关，但当01C时，输出出现负跳变冒险现象。由上可知，当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象。3.3.2消除竞争冒险的方法1、发现并消去互补变量CABAF当B=C=0时，AAF变为BCBAACF消去AA2、增加乘积项CBACL当A=B=1时，CCL变为ABCBACL3、接入滤波电容因为竞争冒险产生的输出跳变脉冲很窄，所以当电路工作速度不太高时，可在输出端并联电容（4～20uF）使输出波形上升沿和下降沿变化较平缓。&&&≥1ABCF13.4用MSI器件设计组合逻辑电路ABCCBCLAC1&&≥1ACBF3.4.1用数据选择器设计其他逻辑电路1、要实现的逻辑函数变量个数＝数据选择器地址输入端个数，直接实现。例：用74LS153（双4选1）实现BABABAF,解：输出函数为01130112011101101AADAADAADAADY，则有：D10=0，D11=1，D12=1，D13=0，A1=A，A0=B，Y1=FMUX01Y1Y2ENEN}01230123G03FBA0101C2、要实现的逻辑函数变量个数数据选择器地址输入端个数，分离变量。例：用74LS151（8选1）实现ABCBABCACBAF,,解：CABABCCBABCACBAF,,输出函数：ABCDCABDCBADCBADBCADCBADCBADCBADY76543210得：D0=D1=D2=D4=0，D3=D5=D6=D7=1例：用74LS153（双4选1）实现ABCCBABCACBAF解：F的最小项表达式：CABCBACBACBAF)()()()(选择器输出函数：01130112011101101AADAADAADAADY则有：A1=A，A0=B，CD10，D11=1，D12=0，D13=C，Y1=F3.4.2用译码器设计其他逻辑电路1、用译码器实现逻辑函数001230mAAAAY，101231mAAAAY，201232mAAAAY301233mAAAAY，401234mAAAAY，501235mAAAAY，601236mAAAAY，701237mAAAAY，801238mAAAAY，901239mAAAAY例：用74LS138实现BCCBACBAF,,FFENMUXGABC012}0701234567000101110MUX01Y1Y2ENEN}01230123G03FBA00110BIN/OCT&EN124011234567100ABCA0A1A2&F解：ABCBCACBACBAF,,731731,,mmmmmmCBAF例：用74LS138实现一个多输出的组合逻辑电路，输出函数为：ABCCBACBACBACBAY,,1，ABCCBACABBCACBAY,,2解：742174211,,mmmmmmmmABCCBACBACBACBAY765376532,,mmmmmmmmABCCBACABBCACBAYBIN/OCT&EN124011234567100ABCA0A1A2&&Y2Y1BIN/OCT&EN124011234567100ABCA0A1A2&&Y1Y22、用译码器作多路分配器用74LS138实现多路分配器的功能。解：3210120SSSAAA