搜索
Assignment31.UsingHSPICEandTSMC0.18µmCMOStechnologymodelwith1.8Vpowersupply,plotthesubthresholdcurrentIDSUBversusVBS,andthesaturationcurrentIDSATversusVBSforanNMOSdevicewithW=400nmandL=200nm.SpecifytherangeforVBSas0to–2.0V.Explaintheresults.IDSUB和VBS的图如下图所示IDSATversusVBS如下图所示：从图中可以看出，随着VBS的增加IDS在逐渐减小，其中亚阈值区域电流越来越接近0，从而使得NMOS的阈值电压上升，原先的阈值电压出在亚阈值趋于应有电流，但是现在已经没有了。这主要是因为当在源与体之间加上一个衬底偏置电压VSB时，使得源极与衬底之间形成的寄生二极管正向导通，产生一个漏电流，使得IDS减小。同时，它使强反型所要求的表面电势增加并且变为||,从而使得NMOS导通所需要的阈值电压增大，验证了衬偏调制效应。(√||√||)。阈值电压比没有衬偏的大。*SPICEINPUTFILE:problem.spID-VBS.paramSupply=1.8*SetvalueofVdd.lib'C:\synopsys\Hspice_A-2007.09\tsmc018\mm018.l'TT*Set0.18umlibrary.optscale=0.1u*Setlambda*.modelpchPMOSlevel=49version=3.1*.modelnchNMOSlevel=49version=3.1mnVddgatenGndbnnchl=2w=4ad=20pd=4as=20ps=4VddVdd0'Supply'VgsngatenGnddcVbsnbnGnddc.dcVbsn0-2-0.05Vgsn0.61.80.2.printdcI1(mn).end2.UsingHSPICEandTSMC0.18umCMOStechnologymodelwith1.8Vpowersupply,plotlogIDSversusVGSwhilevaryingVDSforanNMOSdevicewithL=200nm,W=800nmandaPMOSwithL=200nm,W=2µm.Explaintheresults.图中红线表示NMOS的IDS对VGS的曲线，从图中可以看出，随着VGS的增大IDS的电流先为0，到后来逐渐增大，最后IDS对VGS的关系接近一个线性变化，且NMOS的导通电压约为0.43V，当VGS=0.43V的时候NMOS导通。从图中可以看出，随着VDS的增大，相同VGS下IDS在逐渐大，且增大比例越来越小，最后IDS基本达到一个恒定值，约为475uA。图中黄线表示PMOS的IDS对VGS的曲线，从图中可以看出，随着-VGS的增大IDS的电流先为0，到后来逐渐增大，最后IDS对VGS的关系接近一个线性变化，且PMOS的导通电压约为-0.45V，当VGS=-0.45V的时候PMOS导通。从图中可以看出，随着-VDS的增大，相同VGS下IDS在逐渐大，且增大比例越来越小，最后IDS基本达到一个恒定值，约为428uA。*SPICEINPUTFILE:Bsim3demo1.spID-VDS.paramSupply=1.8*SetvalueofVdd.lib'C:\synopsys\Hspice_A-2007.09\tsmc018\mm018.l'TT*Set0.18umlibrary.optscale=0.1u*Setlambda*.modelpchPMOSlevel=49version=3.1*.modelnchNMOSlevel=49version=3.1mndrainngatenGndGndnchl=2w=8ad=40pd=8as=40ps=8mpdrainpgatepVddVddpchl=2w=20ad=100pd=20as=100ps=20VddVdd0'Supply'Vgsngaten0dcVdsndrainn0dcVgspVddgatepdcVdspVdddrainpdc.dcVgsp0'Supply''Supply/40'Vdsp0'Supply''Supply/10'.dcVgsn0'Supply''Supply/40'Vdsn0'Supply''Supply/10'.printdcI1(mp).printdcI1(mn).end3.ThefigurebelowshowstwoimplementationsofMOSinverters.ThefirstinverterusesonlyNMOStransistorsandM2actsas，apull-up(orload)devicewithW/L=0.3µm/0.2µm.a.Showthepull-updeviceinthefirstcaseisinsaturationorcutoffduringnormaloperation.b.UseHSPICEtoobtainthetwoVTCs.ForTMSC0.18μmCMOStechnology,thesource/drainextensions(YD/YS)are0.5μmforthePMOS.c.FindVOH,VOL,VIH,VIL,VM,NMLandNMHforeachinverterandcommentontheresults.Howcanyouincreasethenoisemarginsandreducetheundefinedregion?d.CommentonthedifferencesintheVTCs,robustness,andregenerationofeachinverter.a.对于M2的NMOS管来说，,,所以始终成立，NMOS如果工作，始终工作在饱和区，当增大到1.8V-,则M2管截至，所以M2管要么处于饱和区，要么截至。b.第一个电路的VTC图：*SPICEINPUTFILE:Bsim3demo1.spID-VDS.paramSupply=1.8*SetvalueofVdd.lib'C:\synopsys\Hspice_A-2007.09\tsmc018\mm018.l'TT*Set0.18umlibrary.optscale=0.1u*Setlambda*.modelpchPMOSlevel=49version=3.1*.modelnchNMOSlevel=49version=3.1.optionslistnodepostmeasoutmnVoutVin00nchl=2w=6ad=30pd=6as=30ps=6mn1VddVddVout0nchl=2w=3ad=15pd=3as=15ps=3VddVdd0'Supply'VgsnVin0dc.dcVgsn'Supply'0'Supply/40'.op.printV(Vout).end第二个电路的VTC图：*SPICEINPUTFILE:Bsim3demo1.spID-VDS.paramSupply=1.8*SetvalueofVdd.lib'C:\synopsys\Hspice_A-2007.09\tsmc018\mm018.l'TT*Set0.18umlibrary.optscale=0.1u*Setlambda*.modelpchPMOSlevel=49version=3.1*.modelnchNMOSlevel=49version=3.1.optionslistnodepostmeasoutmnVoutVinGndGndnchl=2w=3ad=15pd=3as=15ps=3mpVoutVinVddVddpchl=2w=6ad=30pd=6as=30ps=6VddVdd0'Supply'VinVin0dc.dcVin0'Supply''Supply/40'.op.printV(Vout).endc.第一个图、、、、、、第二个图、、、、、、。如果要增大反相器的噪声容限，减小中间的没有定义趋于的范围，那我们需要减小VM处的斜率g，即使得||增大，由于||与VM成反比，所以我们要减小VM,由于，所以我们可以通过减小VDD来减小VM,但是VDD不能太小，会使器件的稳定型变差，同时由于亚阈值导通，反而会使噪声容限减小。同时，我们也可以通过调节NMOS和PMOS的宽度之比来得到一个r值使得最小，改善噪声容，不如增大WP/WN的比值，设计不对称结构的反相器。d．从图中可以看出VTC曲线、鲁棒性以及再生性都是第二种反相器好，且第二种反相器输出电压范围大，带负载能力强，逻辑状态稳定。对比两种反相器的VTC可以发现，第一种反相器中间的没有定义区域的范围大，且该区域的增益略大于一，如果一个偏离额定值的电压加在该反相器上，则该信号即使能收敛至额定信号值，收敛速度也比较慢，再生性比第二种差。另外第一种反相器的噪声容限相较于第二种反相器的噪声容限低很多，即意味着第一种反相器的抗干扰能力较第二种差很多，鲁棒性差。