基于VHDL语言的汉明码编译码的设计

第页共30页1【摘要】本文主要介绍利用ALTERA公司的QuartusII软件实现（7，4）汉明码的编码和译码的设计，设计共分为三个模块：m序列产生与分组模块、编码模块、译码模块，实现m序列的分组输出。在QuartusII编辑环境下用VHDL文本输入的输入方法编制程序，经编译正确后进行波形仿真，调试，从而验证设计的正确性。关键字:汉明码，编码，译码，VHDL【Abstract】ThisarticleproposeamethodforHammingencoderandHammingdecoderwhichisbasedontheVHDLlanguage.ItintroducesthetheoryofHammingencoderandHammingdecoderandthesourceprogrambasedonVHDL,andthewaysimulatedandcheckedthroughQuartusII.Throughoutthewholedesignistotallydividedintothreemodules:themsequencegeneratedandthePacketModule,theencodingmodule,thedecodingModule.Keywords:Hamming,coder,encoder,decoder,VHDL第页共30页2目录第1章问题的提出及方案论证.....................................................................................................31.1问题的提出.......................................................................................................................31.2方案论证...........................................................................................................................31.2.1QuartusII和VHDL简介....................................................................................31.2.2软件设计方案介绍...............................................................................................6第2章设计方案的实施.................................................................................................................82.1m序列模块........................................................................................................................82.1.1m序列简介...........................................................................................................82.1.2m序列模块设计流程...........................................................................................92.2（7，4）汉明码知识介绍.............................................................................................102.2.1基本概念......................................................................................................................102.2.2监督矩阵......................................................................................................................112.2.3生成矩阵......................................................................................................................122.2.4伴随式（校正子）S...................................................................................................122.3汉明码编码模块.............................................................................................................132.3.1汉明码编码原理....................................................................................................132.3.2汉明码编码程序设计流程.........................................................................................142.4汉明码译码模块.............................................................................................................152.4.1汉明码译码原理..................................................................................................152.4.2汉明码译码程序设计流程....................................................................................16第3章软件调试及遇到的问题...................................................................................................193.1软件调试仿真波形图......................................................................................................193.2软件调试过程中遇到的问题..........................................................................................21第4章总结体会...........................................................................................................................22附录：............................................................................................................................................23参考文献.........................................................................................................................................30第页共30页3第1章问题的提出及方案论证1.1问题的提出在上学期的通信原理课程中，我们学习了线性码的基本理论知识。通过学习，我们知道线性码是按照一组线性方程构成的。汉明（Hamming）码又是一种能够纠正一位错码效率较高的线性分组码。本次课程设计的任务就是利用EDA技术在QuartusII软件下用VHDL语言实现（7，4）汉明码的编译码设计和仿真。从而在实践过程中，加深对汉明码编译码原理的理解。1.2方案论证1.2.1QuartusII和VHDL简介1.QuartusII软件简介QuartusⅡ是Altera公司推出的CPLD/FPGA的开发工具，QuartusⅡ提供了完全集成且与电路结构无关的开发环境，具有数字逻辑设计的全部特性。Altera的QuartusII可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、第页共30页4MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件其中，QuartusII软件5.1支持可编程逻辑和结构化ASIC设计达到最佳效能的新特性包括：StratixIIGX器件支持：设计人员采用QuartusII软件5.1，现在可以开始进行StratixIIGX全系列产品设计。PowerPlay技术包：随着PowerPlay技术包的全面推出，QuartusII软件用户现在具备了业界可编程逻辑功耗分析和优化的最高级工具。与QuartusII软件5.0相比，5.1版的功耗优化特性平均降低了20％的动态功耗，而AlteraStratixII器件则达到了60％。此外，5.1版包括了新的功耗优化向导，完善了QuartusII软件4.1引入的面积和性能优化向导，在优化QuartusII软件设计应用方面，为用户提供实时、循序渐进的帮助。渐进式设计流程：渐进式编译使设计人员能够将设计分为物理和逻辑分区，然后进行综合和适配。5.1版引入了渐进式编译自下而上的流程，每个工程师可以独立的开发和优化功能，然后轻松将其集成在一个完整的设计中。这种特性完善了年初引入的自上而下基于模块的流程，使设计人员在优化其他模块时，能够保留专用模块的性能不变。流行的IP模块：Altera订购包现在含有对部分流行MegaCore功第页共30页5能的全面许可，帮助设计人员缩短设计时间。此外，QuartusII软件网络版和订购版现在均包括一套嵌入式外设——已经同NiosII嵌入式处理器一起，分别进行了许可。外部逻辑分析仪接口：QuartusII设计人员不但可以使用SignalTap®II嵌入式逻辑分析仪特性，还可以使用新的逻辑分析仪接口功能，在利用逻辑分析仪进行板级调试时，能够掌握内部FPGA节点的情况。2.VHDL语言简介