计算机组成原理期末考试试卷及答案

计算机组成原理期末考试试卷（1）一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。A.B.C.2．在定点二进制运算器中，减法运算一般通过______来实现。A.补码运算的二进制加法器B.补码运算的二进制减法器C.补码运算的十进制加法器D.原码运算的二进制减法器3．下列关于虚拟存储器的说法，正确的是_B___。A.提高了主存储器的存取速度B.扩大了主存储器的存储空间，并能进行自动管理和调度C.提高了外存储器的存取速度D.程序执行时，利用硬件完成地址映射4．下列说法正确的是__B__。A.存储周期就是存储器读出或写入的时间B.双端口存储器采用了两套相互独立的读写电路，实现并行存取C.双端口存储器在左右端口地址码不同时会发生读/写冲突D.在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用__C__寻址方式。A.堆栈B.立即C.隐含D.间接6．指令系统中采用不同寻址方式的目的主要是___D___。A．实现存储程序和程序控制B．提供扩展操作码的可能并降低指令译码难度C．可以直接访问外存D。缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是__B__。A.指令长度固定，指令种类少B.寻址方式种类尽量少，指令功能尽可能强C.增加寄存器的数目，以尽量减少访存的次数D.选取使用频率最高的一些简单指令，以及很有用但不复杂的指令8．指令周期是指___C___。A．CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C．CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间9．假设微操作控制信号用nC表示，指令操作码译码输出用mI表示，节拍电位信号用kM表示，节拍脉冲信号用iT表示，状态反馈信息用iB表示，则硬布线控制器的控制信号nC可描述为__D__。A.imnTIfC,B.imnBIfC,C.iiknBTMfC,,D.iikmnBTMIfC,,,10．下列关于PCI总线的描述中，正确的是__A__。A.PCI总线的基本传输机制是猝发式传送B.以桥连接实现的PCI总线结构不允许多条总线并行工作C.PCI设备一定是主设备D.系统中允许只有一条PCI总线二．填空题（下列每空2分，共32分）1．IEEE754标准的32位规格化浮点数，所能表达的最大正数为____128232)]21(1[_______。2．对存储器的要求是容量大，___速度快___，成本低。为了解决这方面的矛盾，计算机采用多级存储体系结构。3．DRAM存储器之所以需要刷新是因为_____有信息电荷泄漏，需定期补充。4．有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择_动态RAM_。5．在集中式总线仲裁中，___独立请求方式______方式响应最快，___菊花链查询______方式对电路故障最敏感。6．某CRT的分辨率为10241024，灰度级为256，帧频为75Hz，则刷存总带宽应为___________MB/s。7．Pentium系统有两类中断源：由CPU外部的硬件信号引发的称为中断，它又可分为___可屏蔽中断________和____非屏蔽中断_______；由指令执行引发的称为___异常____，其中一种是执行异常，另一种是_____执行软件中断指令_________。8．中断接口电路中的EI触发器的作用是_____是否允许中断源的中断请求被发出____，RD触发器的作用是____外设准备好时发出就绪信号_______，DMA控制器中的内存地址计数器的作用是_存放内存中要交换的数据块的首地址。9．字节多路通道可允许每个设备进行__传输__型操作，数据传送单位是___字节。三．简答题（共24分）1．（8分）设浮点数的阶码为4位（补码表示，含阶符），尾数为6位（补码表示，含尾符），x，y中的指数、小数项均为二进制真值。1101.0201x，)1010.0(211y，求yx。解：)11010.0(2010yx1）求阶差对阶故xM需右移2位变为：)10(00110.02）尾数用双符号位求和3）规格化左规为：)0(00101.11，指数为00104）所以有：2．（8分）某机器字长16位，主存容量为64K字，共64条指令，试设计单地址单字长指令格式，要求操作数有立即数、直接、变址和相对寻址4种方式，并写出寻址模式定义和在每种寻址方式下的有效地址计算公式。答：由于有64条指令故操作码OP字段占6位；寻址模式字段X占2位；剩余8位留给D字段，故指令格式为：15～109～87～0OPXDX=00，立即数寻址D=操作数X=01，直接寻址EA=DX=10，变址寻址EA=（R）+D，R为16位变址寄存器X=11，相对寻址EA=（PC）+D，PC为16位程序计数器3．（8分）一盘组共11片，每片双面记录，最上最下两个面不用。内外磁道直径分别为10、14英寸，道密度为100道/英寸，数据传输率为983040字节/秒，磁盘组的转速为3600转/分。设每个记录块记录1024字节，现某计算机系统挂接16台这样的磁盘，试设计适当的磁盘寻址格式，并计算该系统总存储容量。四．分析与设计题（从下列3题中选做2题，共24分）1．（12分）假设存储器的容量为32字，字长64位，现已用若干存储芯片构成4个模块30MM，每个模块8个字。1）试分别用顺序方式和交叉方式构造存储器，要求画图并说明。2）设起始地址为00000，那么在交叉方式中，第26号字存储单元的地址是多少？3）若存储周期为200ns，数据总线宽度为64位，总线传送周期为50ns，求交叉存储器方式中，存储器的带宽是多少？2．（12分）流水线中有三类数据相关冲突：写后读（RAW）、读后写（WAR）和写后写（WAW）相关，某CPU具有五段流水线IF（取指令）、ID（指令译码和取寄存器操作数）、EXE（ALU执行）、MEM（访存）和WB（结果写回寄存器），现有按以下次序流入流水线的指令组：3121,,RRRSUBI；312RRR4252,,RRRANDI；425RandRR2673,,RRRORI；267RorRR2274,,RRRADDI；227RRR1）判断存在哪种类型的数据相关。2）假定采用将相关指令延迟到所需操作数被写回寄存器堆后再进行ID的方式来解决上述冲突，那么处理器执行这4条指令共需要多少个时钟周期？要求用表格方式分析。3．（12分）某计算机微程序控制器控制存储容量为25632位，共71个微操作控制信号，构成了5个相斥的微命令组，各组分别含有4、8、17、20和22个微命令。下图给出了其部分微指令序列的转移情况，方框内的字母表示一条微指令，分支点a由指令寄存器的5IR，6IR两位决定，修改5A6A，分支点b由条件码标志0C决定，修改4A。现采用断定方式实现微程序的顺序控制。1）给出采用断定方式的水平型微指令格式。2）画出微地址转移逻辑表达式和电路图。五．选择题（下列每题有且仅有一个正确答案，每题2分，共20分）12345678910DABBCDBCDA六．填空题（每空2分，共20分）1．速度快2．有信息电荷泄漏，需定期补充3．动态RAM4．独立请求方式，菊花链查询方式5．756．可屏蔽中断，非屏蔽中断，异常，执行软件中断指令7．是否允许中断源的中断请求被发出，外设准备好时发出就绪信号，存放内存中要交换的数据块的首地址8．传输，字节七．简答题（每小题5分，共10分）解：)11010.0(2010yx5）求阶差对阶故xM需右移2位变为：)10(00110.06）尾数用双符号位求和ABCDEFG7）规格化左规为：)0(00101.11，指数为00108）所以有：1．由于有64条指令故操作码OP字段占6位；寻址模式字段X占2位；剩余8位留给D字段，故指令格式为：15～109～87～0OPXDX=00，立即数寻址D=操作数X=01，直接寻址EA=DX=10，变址寻址EA=（R）+D，R为16位变址寄存器X=11，相对寻址EA=（PC）+D，PC为16位程序计数器2．解：BrCN16384603600983040/所以，扇区数16102416384故，表示磁盘地址格式的所有参数为：台数16，记录面20，磁道200，扇区数16，由此可得磁盘的地址格式为：20～1716～98～43～0台号柱面号盘面号扇区号磁盘的总存储容量为：BB1048576000163842002016八．分析与设计题（共35分）解：1）图略2）第26号存储单元的地址为：交叉方式：110103）bitbitq2564642.解：1）1I和2I3I之间存在RAW数据相关3I和4I之间存在WAW数据相关2）如下表所示：时钟周期1234567891011IFIDEXEMEMWBIFIDEXEMEMWBIFIDEXEMEMWBIFIDEXEMEMWB3．解：1）71个微命令不可能采用直接表示法，故采用字段译码法，控存容量为256，故后继地址为8位，微指令格式为：31～2928～2524～2019～1514～109～87～04个8个17个20个22个2个条件后继地址3）4616TIRPAQDuA7QDuA6QDuA5QDuA4