重复控制算法在F28335上的实现

重复控制算法在F28335上的实现1.反馈信号的采样和缓冲由于反馈信号中可能包含3、5、7、9次谐波，对于400Hz静变电源，最高次谐波的频率Hzf36009*400max，所以为了不丢失有用信号，根据来奎斯特采样定理，最低采样频率应大于7200Hz。通常情况下，过采样能够获得更高的控制精度，所以在本系统中，我们将采样频率暂时定为16kHz，即两个采样点之间的时间间隔为62.5uS。我们知道，重复控制的思想就是误差信号的逐周期累加，所以算法实现时也是一周期处理一次输入信号。对于400Hz信号，在给定采样频率（16000）下，一周期的采样点数为40个，两个周期的采样点数就是80个。如果adc模块采用级联模式的话，则需要连续5次采样才能采集到2个周期的数据。这样adc的中断位每1ms发生一次，并且dsp需要在中断发生后的50uS内将ADC模块结果寄存器的值搬移到dsp的缓冲存储器中，由于还需要对这些数据进行进一步处理，所以建议缓冲存储器映射到dsp的内部存储器，以减小开销。而缓冲存储器采用乒乓机制，即建立两段缓存cache1、cache2，且两段缓存的大小相同。另外，adc结果寄存器与缓存之间的数据传递可以采用DMA方式，这样可以最大限度的减少CPU的开销。此处有一个关键问题：如何实现DSP对输入信号的周期采样？2.反馈信号的处理（归一化、低通滤波和方波迟滞同步）3.误差信号的计算（低通滤波）4.被调信号产生（限幅）