搜索
▆■■■■■■■■■■■■▆《计算机体系结构》试卷共1页（第1页）各题均须在答案区域内作答，超出黑色边框区域的答案无效！▆《计算机体系结构》期末考试A卷(总分：100分，时间：100分钟)姓名：周元华专业：计算机科学与技术学号：18260070164016学习中心：上海弘成一、填空题（每空1分，共14分）1.高速缓冲存储器的地址映象方式有三种，它们分别是：全向量方式，直接相联方式，组相连方式。2.虚拟存储器的三种管理方式是段式管理，页式管理和段页式管理。3.从主存的角度来看，“Cache—主存”层次的目的是为了提高速度，而“主存—辅存”层次的目的是为了扩大容量4.根据指令间的对同一寄存器读和写操作的先后次序关系，数据相关冲突可分为读与写（RAM）、写与读（WAR）和写与写（WAW）三种类型。5.当代计算机体系结构的概念包括指令集结构、计算机组成和计算机实现三个方面的内容二、名词解释（每题2分，共16分）计算机体系结构：计算机体系结构是指根据属性和功能不同而划分的计算机理论组成部分及计算机基本工作原理、理论的总称。其中计算机理论组成部分并不单与某一个实际硬件相挂钩，如存储部分就包括寄存器、内存、硬盘等。兼容机：兼容机，就是由不同公司厂家生产的具有相同系统结构的计算机。简单点说，就是非厂家原装，而改由个体装配而成的机器，其中的元件可以是同一厂家出品，但更多的是整合各家之长的计算机。写直达法：写直达法一般指全写法。全写法（write-through）：又称写直达法、写穿法，透写法，Cache使用方式之一。高速缓冲存储器:高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。高速缓冲存储器最重要的技术指标是它的命中率。延迟转移技术：在转移指令之后插入一条或几条有效的指令。当程序执行时，要等这些插入的指令执行完成之后，才执行转移指令，因此，转移指令好像被延迟执行了，这种技术称为延迟转移技术。线性流水线：线性流水线就是由一整套工艺串联而成的生产线。流水线又称为装配线,一种工业上的生产方式，指每一个生产单位只专注处理某一个片段的工作，以提高工作效率及产量；按照流水线的输送方式大体可以分为：皮带流水装配线、板链线、倍速链、插件线、网带线、悬挂线及滚筒流水线这七类流水线。输送线的传输方式有同步传输的/（强制式），也可以是非同步传输/（柔性式），根据配置的选择，可以实现装配和输送的要求。输送线在企业的批量生产中不可或缺。流水线的吞吐率：流水线的吞吐率是单位时间内流水线处理的任务数。并行性：并行性是指计算机系统具有可以同时进行运算或操作的特性，在同一时间完成两种或两种以上工作。它包括同时性与并发性两种含义。同时性指两个或两个以上事件在同一时刻发生。并发性指两个或两个以上事件在同一时间间隔发生。三、简答题(每题5分，共30分）1.如有一个经解释实现的计算机，可以按功能划分成4级。每一级为了执行一条指令需要下一级的N条指令解释。若执行第一级的一条指令需K(ns)时间，那么执行第2、3、4级的一条指令各需要用多少时间(ns)?答：第1级：1条1级指令Kns第2级：1条2级指令N条1级指令1*N*Kns=NKns第3级：1条3级指令N条2级指令1*N*NKns=N2Kns第4级：1条4级指令N条3级指令1*N*NNKns=N3Kns2.根据Amdahl定律，系统加速比由哪两个因素决定？答：系统加速比依赖于两个因素：（1）可改进比例：可改进部分在原系统计算时间中所占的比例（2）部件加速比：可改进部分改进以后的性能提高3.简述组相联映象规则。答：(1)主存与缓存分成相同大小的数据块。(2)主存和Cache按同样大小划分成组。(3)主存容量是缓存容量的整数倍,将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同4.引起Cache与主存内容不一致的原因是什么？为了保持Cache的一致性，在单计算机系统中一般采取哪些措施？答：不一致的原因：（1）由于CPU写Cache，没有立即写主存（2）由于I/O处理机或I/O设备写主存采取措施：（1）全写法，亦称写直达法（WT法-Writethrough）方法：在对Cache进行写操作的同时，也对主存该内容进行写入（2）写回法（WB法-Writeback）方法：在CPU执行写操作时，只写入Cache，不写入主存。5.按照同一时间内各段之间的连接方式来分，流水线可分为哪两类？答：（1）静态流水线：在同一时间内，流水线的各段只能按同一种功能的连接方式工作。（2）动态流水线：在同一时间内，当某些段正在实现某种运算时，另一些段却在实现另一种运算。6.Flynn分类法是根据什么对计算机进行分类的？将计算机分成哪几类？答：Flynn分类法，根据计算机中指令和数据的并行状况把计算机分成：（1）单指令流单数据流（SISD.；（2）单指令流多数据流（SIMD.；（3）多指令流单数据流（MISD.；（4）多指令流多数据流（MIMD.。四、问答与计算题（第1题10分，第2、3题每题15分共40分）1.一个有快表和慢表的页式虚拟存储器，最多有64个用户，每个用户最多要用1024个页面，每页4K字节，主存容量8M字节。（1）写出多用户虚地址的格式，并标出各字段的长度。（2）写出主存地址的格式，并标出各字段的长度。▆■■■■■■■■■■■■▆《计算机体系结构》试卷共1页（第2页）各题均须在答案区域内作答，超出黑色边框区域的答案无效！▆（3）快表的字长为多少位？分几个字段？各字段的长度为多少位？（4）慢表的容量是多少个存储字？每个存储字的长度为多少位？答：用户号64=26，虚页号1024=210，页内地址4K=212，主存页数8M/4K=211，（1）多用户虚地址：用户号（6位）+虚页号（10位）+页内地址（12位）共28位（2）主存地址：主存实页号（11位）+页内地址（12位）共23位（3）快表字长27位；分3个字段：用户号6位，虚页号10位，实页号11位（4）慢表的容量为2（6+10），每个存储字长为：主存页号+1=122.在页式虚拟存储器中，一个程序由P1～P5共5个页面组成。在程序执行过程中依次访问的页面如下：P2，P3，P2，P1，P5，P2，P4，P5，P3，P2，P5，P2假设系统分配给这个程序的主存有3个页面，分别采用FIFO、LFU和OPT三种页面替换算法对这3页主存进行调度。（1）画出主存页面调入、替换和命中的情况表。（2）统计三种页面替换算法的页命中率。答：三种替换算法的替换过程:页地址流：232152453252FIFO222255553333命中3次33332222255111444442调调命调替替替命替命替替进进中进换换换中换中换换222152453252LRU33215245325命中5次321524533调调命调替命替命替替命命进进中进换中换中换换中中OPT222222444222命中6次333333333331555555555调调命调替命替命命替命命进进中进换中换中中换中中3.动态多功能流水线由6个功能段组成，如下图：其中，S1、S4、S5、S6组成乘法流水线，S1、S2、S3、S6组成加法流水线，各个功能段时间均为50ns，假设该流水线的输出结果可以直接返回输入端，而且设置有足够的缓冲寄存器，若以最快的方式用该流水计算：51iiiizyx（1）画出时空图；（2）计算实际的吞吐率、加速比和效率。段S6S5S4S3S2S1时间Δt答：f51iiiizyx=x1y1z1+x2y2z2+x3y3z3+x4y4z4+x5y5z5由上式可知，共有10个乘法运算，4个加法运算。而整个系统采用的是动态多功能流水线，所以为了最快执行，必须通过指令调度，减少数据相关，防止流水线断流。由观察可知，乘法相对于加法有一定优先权，所以少部分乘法是要先进行的，同时乘法之间是有数据相关的，如，要做，必须先做，但显然可以通过简单的调度得以解决；而加法可以选择多种方式，但从减少相关的角度出发，可以知道最佳方案应该是分成两组，一组3个，另一组2个，分别结算结果后再相加得出最后结果。时空图如图所示。其中m1,m2,m3,…,m10表示10个乘法，其中a1、a2、a3、a4表示4个加法。可以认为有：m1=x1y1，m2=x2y2，m3=x3y3，m4=x4y4，m5=x5y5，m6=x1y1z1，m7=x2y2z2，m8=x3y3z3，m9=x4y4z4，m10=x5y5z5；a1=m6+m7，a2=m8+m9，a3=a1+m10，a4=a2+a3。所以根据定义有：流水线的吞吐率为：Tp=完成任务的周期数任务数=S910*50*22104拍（乘法）（加法）=12.73M/s加速比：Sp=流水线所需周期数非流水线所需周期数=拍拍（乘法）拍（加法）224*104*4==2.55效率为：η=流水线总的时空区数任务占用的时空区数=拍拍（乘法）拍（加法）22*64*104*4=42.44%m1m10a1a2a3a4m1m10m1m10a1a2a3a4a1a2a3a4m1m2m3m10a1a2a3a4