搜索
第4章原理图输入设计方法X第2页4.11位全加器设计向导扩展设计4.22位十进制数字频率计设计扩展设计实验4.11位全加器设计向导4.1.1基本设计步骤步骤1：为本项工程设计建立文件夹注意步骤2：输入设计项目和存盘X第5页步骤3.将设计项目设置成可调用的元件图6-2将所需元件全部调入原理图编辑窗并连接好X第6页步骤4.设计全加器顶层文件图6-3连接好的全加器原理图f_adder.bdf理解原理图中从一位半加器构建一位全加器的设计思想X第7页步骤5：将设计项目设置成工程和时序仿真图6-4f_adder.bdf工程设置窗X第8页图6-5加入本工程所有文件X第9页图6-6全加器工程f_adder的仿真波形X第10页拓展部分：全加器扩展设计扩展设计1：以1位的全加器作为基本元件构建多位全加器扩展设计2设计一个7人表决电路，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮，表决不通过则红指示灯亮。（若考虑用一位全加器可以怎么实现？）X第11页扩展设计3以一位全加器为基本元件设计n位行波进位补码加/减法器提示：补码加法公式：[x+y]补=[x]补+[y]补补码减法公式：[x-y]补=[x]补-[y]补=[x]补+[-y]补X第12页X第13页4.2应用宏模块的原理图设计4.2.1测频计数器设计图4-7含有时钟使能的两位十进制计数器X第14页4.2应用宏模块的原理图设计4.2.1测频计数器设计图4-8两位十进制计数器工作波形X第15页4.2应用宏模块的原理图设计4.2.2频率计主结构电路设计图4-9两位十进制频率计顶层设计原理图文件X第16页4.2应用宏模块的原理图设计4.2.2频率计主结构电路设计图4-10两位十进制频率计测频仿真波形X第17页4.2应用宏模块的原理图设计4.2.3时序控制电路设计图4-11测频时序控制电路重难点X第18页4.2应用宏模块的原理图设计4.2.3时序控制电路设计图4-12测频时序控制电路工作波形X第19页4.2应用宏模块的原理图设计4.2.4顶层电路设计图4-13频率计顶层电路原理图X第20页4.2应用宏模块的原理图设计4.2.4顶层电路设计图4-14频率计工作时序波形X第21页习题4-1.用74148和与非门实现8421BCD优先编码器，用3片74139组成一个5-24线译码器。4-2.用74283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。4-3.设计一个7人表决电路，参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。4-4.设计一个周期性产生二进制序列01001011001的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。4-5.用D触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数器。4-6.应用4位全加器和74374构成4位二进制加法计数器。X第22页习题4-7.用74194、74273、D触发器等器件组成8位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化一次。如果使用74299、74373、D触发器和非门来完成上述功能，应该有怎样的电路？4-8.用一片74163和两片74138构成一个具有12路脉冲输出的数据分配器。要求在原理图上标明第1路到第12路输出的位置。若改用一片74195代替以上的74163，试完成同样的设计。4-9.用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1。4-10.用7490设计模为872的计数器，且输出的个位、十位、百位都应符合8421码权重。4-11.用74161设计一个97分频电路，用置0和置数两种方法实现。4-12.某通信接收机的同步信号为巴克码1110010。设计一个检测器，其输入为串行码x，输出为检测结果y，当检测到巴克码时，输出1。X第23页实验与设计4-1.用原理图输入法设计8位全加器(1)实验目的：熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。(2)实验原理：一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相临的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照6.1节介绍的方法来完成。(3)实验内容1：按照6.1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。键1、键2、键3(PIO0/1/2)分别接ain、bin、cin；发光管D2、D1(PIO9/8)分别接sum和cout。X第24页实验与设计4-1.用原理图输入法设计8位全加器(4)实验内容2：建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。建议选择电路模式1（附录图3）；键2、键1输入8位加数；键4、键3输入8位被加数；数码6/5显示加和；D8显示进位cout。(5)实验报告：详细叙述8位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的时序分析情况；最后给出硬件测试流程和结果。X第25页实验与设计4-2.用原理图输入法设计较复杂数字系统(1)实验目的：熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。完成8位十进制频率机的设计。(2)原理说明：利用6.2节介绍的2位计数器模块，连接它们的计数进位，用4个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。最后按照6.2节中的设计流程和方法即可完成全部设计。(3)实验内容：首先完成2位频率计的设计，然后进行硬件测试，建议选择电路模式2；数码2和1显示输出频率值，待测频率F_IN接clock0；测频控制时钟CLK接clock2，若选择clock2=8Hz，门控信号CNT_EN的脉宽恰好为1秒。然后建立一个新的原理图设计层次，在此基础上将其扩展为8位频率计，仿真测试该频率计待测信号的最高频率，并与硬件实测的结果进行比较。(4)实验报告：给出各层次的原理图、工作原理、仿真波形图和分析，详述硬件实验过程和实验结果。