整点报时数字钟设计

电子电路课程设计报告题目：整点报时数字钟设计姓名：年级专业：学号：完成时间：2目录一、设计任务与要求..................................................31设计任务.......................................................32设计要求.......................................................3二、总体概要设计....................................................4三、单元模块电路设计分析............................................41时钟驱动脉冲产生模块...........................................42时间技术模块...................................................53校时模块.......................................................64整点报时.......................................................75显示选择模块...................................................96比较模块......................................................10四、组装调试.......................................................111使用的主要仪器及仪表..........................................112调试电路的方法和技巧..........................................113调试中出现的故障，原因及排除方法..............................12五、元器件清单.....................................................12六、设计总结及改进期望.............................................13七、收获和体会.....................................................13八、参考文献.......................................................143一、设计任务与要求1设计任务数字钟一种用数字显示分，秒，时的即使装置，与传统的机械钟相比，它具有走势准确，显示直观，无需机械传动等有点。因而得到了广泛的应用。本次课程设计要求以中规模集成电路为主，利用所学知识，设计一个数字钟。通过本次课程设计，进一步加强数字短路综合应用能力，掌握数字电路的设计技巧，增强实践能力，以及熟练掌握数字钟的系统设计，组装，调试及故障排除的方法。2设计要求数字钟采用数码管显示。显示范围0时0分00秒——23时59分59秒。有校时功能，可以分别对时及单独校时，使其校正到标准时间；电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点，并且要求走时准确。画出电路原理图。选择元器件及参数，列出有相关元器件的清单。自行装配和调试，并能发现问题和解决问题。编写设计报告，写出设计与制作的全过程附上有关资料和图纸，心得体会。4二、总体概要设计三、单元模块电路设计分析1时钟驱动脉冲产生模块时钟驱动脉冲产生模块是构成数字式时钟的核心，它产生一个矩形波时间基准源信号，其稳定性和频率精确度决定了计时的准确度，振荡频率越高，计时精度也就越高。分频器采用计数器实现，以得到1s的标准秒脉冲。通常，数字钟的晶体振荡器输出频率较高，为了得到1HZ的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。计数器可用多种方法来构成。5图一分频电路2时间技术模块时间技术模块有时计数，分计数和秒计数等几个部分。时计数模块一般为24进制计数器，其输出为两位8421BCD码形式：分计时和秒计数模块一般为60进制计数器，其输出也为8421BCD码。图二秒60进制计数器6秒十位计数单元为6进制计数器，需要进制转换。7490的清零端有两个，分别为，它们同时为高点平时有效，所以可将Q1,Q2分别接到R0(1),R0(2)将10进制计数器转换为6进制计数器，其中Q2可作为向上的进位信号与分个位的计数单元的CKA相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元基本相同，也是分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CKA相连。不同的是，分个位单元的Q3，Q0和分十位计数单元的Q2，Q0相与后作为向上的进位信号。这是为了在分校时时不向小时进位，在校时部分还会提到。图三时24进制计数器3校时模块当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后在进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态。根据要求，数字钟应该具有分校正和时校正功能，因此，应该截断分个位和时个位的直接计数通路，并采用正常的计时信号与校正信号可以随时切换的电路接入其中，而且在校正分钟时应截断分向时的进位信号，以避免在校分的时候影7响小时的状态，从而引起对小时不必要的重新校正。图四校时电路该电路采用2—3/2—2输入端双与或非门和其他辅助器件构成，用2HZ脉冲信号作为校正信号在没有按下校正按钮时，封锁2HZ校正信号，选通秒向分和分向时的进位信号，当按下时按钮，进位信号被封锁，调整信号被选通，如果一直按着按钮，可以实现连续调节。图五时效去抖电路4整点报时一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字时钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的声频，较复杂的8也可以是实时语音提示。根据要求，电路应在整点前5秒钟内开始整点报时，即当时间在59分55秒到59分59秒器件时，报时电路给报时控制信号。图六整点报时电路整点报时电路中蜂鸣器发出声音的条件是时间在59分55秒到59分59秒期间，55到58秒每一秒一次低音，59秒时为一次高音。而在这段时间内，分不变，秒的十位也不变，因此可作为一个选通信号。图七逻辑门构成的整点报时电路还有一种实现整点报时功能的方案，其基本思路如下：当时间在59分55秒时，产生一个信号是使Rs触发器置“1”，蜂鸣器开始发出低音，当时间在59分59秒时。再产生一个信号时使另一个Rs触发器置“1”，蜂鸣器开始发出高音，同时清零第一个Rs触发器，过后关闭蜂鸣器。种种用法在闹铃延时模块用到，这里不给出具体的实现方案的电路。95显示选择模块LED显示器不要要显示时间，设置闹铃的时候还要显示闹铃，所以显示是选择显示，需要显示选择模块。该模块可用二选一数据选择器！图八显示选择模块图九显示选择模块106比较模块闹铃要响的充要条件是时间与闹铃时间相同，要知道时间与闹铃时间是否相同，就需要一个比较模块来比较它们，所以闹响的关键是比较模块。图十比较电路该电路由四片四位比较器74LS85组成，分别对闹铃和时钟的时和分的个位和十位进行比较，当它们都相等时，四块7485的Q输出均为高电平，这时比较相等信号为高，可用来驱动闹响延时电路。该电路中的四个输入与非门如果用另一片7485代替，便可以得到时钟时间与闹铃时间的大小，但在本设计中，无需该信号，所以直接用7421就可以啦。11图十一闹响延时模块由图可知，该电路采用了两片74LS90构成了一个30进制计数器，用秒向分的进位信号作为驱动信号，即每分钟计数一次，计数到30时计数器清零。D触发器的输入端D接Q非，构成T触发器，输出Q在其时钟信号的上升沿发生翻转。四、组装调试1使用的主要仪器及仪表万用表一块5v电源一个2调试电路的方法和技巧进行实验时，要达到实验目的，取得满意的实验结果，不仅取决于电路原理的测试方法的正确性，而且还与电路安装的合理性紧密相关。本设计选择在调试上，由于使用时，可将元器件简单的在插件电路板上插入或拔出，可快速的改变电路布局，元器件可长期重复使用。安装与调试过程应按照先局部后整机的原则，根据信号的流向逐块调试，使功能12块都要达到各自技术指标的要求，然后把它们连接起来进行统调和系统测试。调试包括调整与测试两部分，调整主要是调节电路中可变元器件或更换器件，使之达到性能的改善。在装配前必须对元器件进行性能参数测试，测试完后在安装。要熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误的所在并及时纠正。下面有几种故障排除法：信号寻迹法对分发对比法代替法静态测试法动态测试法3调试中出现的故障，原因及排除方法经过几天的认真设计与仿真调试，一个完整的数字时钟方案顺利产生了，为了验证自己的方案是否可行，开始了电路的安装与调试。拿到元器件后，对各元器件进行测试，发现了一个数码管不合适，于是进行了更换。五、元器件清单电路元器件数量万用表一块镊子一把电源一个导线若干蜂鸣器一个定时器一个74LS85芯片四片按钮开关一个欧姆电阻若干13六、设计总结及改进期望经过几天的日夜奋战，我成功的完成了老师布置的任务。我的设计能完成一下功能：走势准确：采用数码管显示，能显示0时0分00秒——23时59分59秒；具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；电路具有整点报时功能，报时在59分55秒开始，声响为四低一高，最后一响正好为整点；电路还具有设计要求以外的闹铃功能，可以方便的设置闹铃时间，闹响后可以手动关闭，在没人的情况下，最多闹30分钟；由于在课程设计期间还有考试，时间有限，不能做的更好，但总的来说这次课程设计是很成功的，我从中学到了不少的东西。七、收获和体会在此次的数字时钟设计过程中，我更进一步的熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在连接六进制，十进制，六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确的找出错误所在并计时纠正。经过这次课程设计，我进一步学习了电子电路的设计方法，增强了自学能力和分析解决实际问题的能力，培养了独立思考，认真踏实的工作习惯，同时还巩固了常用的软件和仪器仪表的使用，总之，这次课程设计让我受益匪浅，学到了很多东西。这次课程设计的方案基本上是我独立完成的，在原思路和方案的选择上肯定存在很多不足，还需要老师和同学的帮助。最后，我还要感谢我的老师和同学们，在我有问题的时候计时给我做出了解答，给我了很多的帮助，让我把系统做的更加完善。在此期间。起哦不仅学到了许多新的知识，而且也开阔了视野，提高了自己的设计能力。14八、参考文献1.康华光，《电子技术基础模拟部分》（第四版），高等教育出版社，2005年2.李振声，《实验电子技术》，国防工业出版社，2001年3.任为民，《电子技术基础课程设计》，中央广播电视大学出版社，1997年4.高吉祥，《全国大学生电子设计竞赛培训系列教程——数字系统与自动控制系统设计》，电子工业出版社，2007年5.《74系列芯片资料》