《研发可靠性试验》

工程计算与电路系统可靠性设计技术2第一章：电路可靠性设计原则1.1拉氏变换的物理含义与电路设计应用1.2微积分与电路设计的应用1.3概率论数理统计提升电子产品质量的应用方法1.4基础代数的电路设计工程计算应用1.5datasheet参数解读及对电路性能的影响31.1拉氏变换的物理含义与电路设计应用LCSVSCSLSCVVii211*11*jwSdtdS频域信号时域信号41.得到系统的总精度要求2.找出影响总精度的各分模块3.推导出系统输出值与各模块测控物理量的工程计算公式4.根据工程计算公式，做微分运算，推导出影响总精度的所有要素，然后按照工程经验将精度要求指标分配给各影响参数5.分析工程设计上是否能实现各器件或模块级的被分配精度要求6.能实现则照此精度分配结果进入工程设计阶段；不能实现则回到第4步，继续调整局部精度要求，反复第4-6步骤的内容。1.2微积分与电路设计的应用5H=L*sinθ△H=△L*sinθ+L△θcosθθ=arctg（△L/Lmax*△θ）时△Hmax=sqrt(△L2+（Lmax*△θ）2)测高仪系统设计要求如下：系统精度△Hmax：4m；最大测距Lmax：2km；则误差可分配为：测距误差△L：2m；测角误差△θ：0-1密位（1密位=2π/6000弧度）将分配误差代入，△H=sqrt（22+（2π/3）2）≈2.896，满足系统精度△Hmax≤4m的要求。注：1个密位=0.060，（中国采用6000密位制，即将1周3600分成6000份；美国欧盟为主体的北约组织采用6400密位制）。6-σ+σ-2σ+2σ-3σ+3σUP68.3%95.4%99.73%1.3概率论数理统计提升电子产品质量的应用方法71.4基础代数的电路设计工程计算应用±10%±5%？±5%？81.5datasheet参数解读及对电路性能的影响1N4148.pdf92.1电源模块设计与选型计算2.2电源输入端口器件选型计算2.3信号输入/输出端口的匹配器件计算选型2.4放大电路设计计算2.5安全防护设计2.6热设计第二章：工程计算与器件选型2.7光电器件选型计算2.8驱动电路设计2.9滤波器件选型计算2.10PCB布线布局设计2.11数字IC器件选型计算2.12电源模块选型计算2.13人机接口量化设计102.1电源模块设计与选型计算•电感选型计算：U=L*di/dt•电容选型计算：i=C*dU/dt1.电容的技术参数2.电容高频等效特性3.退耦电容计算方式4.储能电容计算方式112.2电源输入端口器件选型计算12保险丝选型计算1.保险丝主要有正常响应、延时、快动作和电流限制四种类型；2.降额的主要参数是电流。3.电路电压不得超过保险丝的额定工作电压，以防断路产生电弧。4.随着温度的增高，保险丝额定电流值会降低。5.强振动和冲击可能使保险丝断路。等级参数降额等级I级降额II级降额III级降额电流额定值0.5A0.45～0.5≤0.5A0.20～0.4T25℃时，增加降额比例1/℃0.00513TVS管1.确定Ppeak；2.箝位电压Vrwm≥待保护电路的Vdc或Vacmax（有效值×1.414）；3.最大箝位电压潜在危害电压Vmax；4.单极性or双极性？双向TVS不是用来抑制反向浪涌脉冲。双向TVS用于AC或来自正负双向脉冲的场合。微机电源TVS管线路保护的原理图14D1：Vwm=220*1.4=308VVBR=308/0.8=385V（反向击穿电压）Vc=1.3*385=500.5VD2：Vwm=20*1.4=28VVBR=28/0.8=35V（反向击穿电压）Vc=1.3*35=45.5VD3：Vwm=10V（直流）VBR=10/0.8=12.5V（反向击穿电压）Vc=1.3*12.5=16.25V15压敏电阻压敏电阻的常用场合：A电源线-大地间，电源线-电源线间，信号线-地间；B与感性负载并联，吸收突然开闭的感应脉冲。C与开关接点接点并联，防止电弧烧坏。D与可控硅、大功率二极管等半导体器件并联。高压型压敏电阻、高能型压敏电阻有应用“死区”，在10kV电压输配电系统中，真空开关会瞬间造成极高过压和浪涌能量，高压型压敏电阻能量容量小易损坏；高能型压敏电阻电压梯度低，成本太高。压敏电阻参数：压敏电压、通流容量、结电容（几百到几千pF，对安规和高频的影响）、响应时间（ns级）等。压敏电阻通流量（A）≤0.6k0.6-2.5k2.5k-4k4k-20k导线截面积mm2≥0.3≥0.5≥0.8≥216压敏电阻接线5.5mm2以上，短而直。例：假设两端各有3cm接线，约18nH，若有10KA的8/20μs冲击电流流入压敏电阻，则引线电感上附加电压U=L*（di/dt）=18*10-9*(10*103/8*10-6)=22.5V两根导线则为2U=45V。微电子设备防雷方法使用1:1变压器，效果好，是应用了变压器磁饱和特性，1:1变压器将大功率容量的电源变成了定功率容量的电源。由于功率容量的限制，所以压敏电阻才能实现将电压钳位。171.压敏电阻器过压保护时，VmA＝aV／bca电压波动系数，一般取1.2；V电路直流电压（交流时为有效值）；b为压敏电压误差，一般取0.85；c元件老化系数，一般取0.9；VmA=1.5*V，在AC下还要考虑峰值，因此计算结果应扩大1.414倍。2.电压波动最大时，连续工作电压也不会超过最大允许值，否则缩短使用寿命；3.电源线与大地间用压敏电阻，接地不良会使线-地间电压上升，通常用比线-线间更高标称电压的压敏电阻器；4.压敏电阻所吸收的浪涌电流应小于产品的最大通流量；18对成束电缆，导线间绝缘和电流容易引起温升，因此成束导线，每根导线Imax计算降额：Ibw=Isw*(29-N)/28(1N≤15时)Ibw=1/2Isw(N15时)式中：Ibw──束导线中每根导线的最大电流，A；Isw──单独一根导线的最大电流，A；N──一束导线的线数。电缆19接插件影响电连接器可靠性的主要因素：插针/孔材料、接点电流、有源接点数目、插拨次数和工作环境条件。电连接器降额的主要参数是工作电压、工作电流和温度。等级参数降额等级I级降额II级降额III级降额工作电压0.500.700.80工作电流0.500.700.85最高接触对额定温度TAM℃TAM—50TAM—25TAM—201.连接器并联使用时，每个接触对对电流降额后，需再增加25%余量的接触对。2.连接器有源接点数目过大（100），用接点数相同的两个电连接器并联，增加可靠性。3.低气压下使用的电连接器应进一步降额，防止电弧对电连接器的损伤。202.3信号输入/输出端口的匹配器件计算选型VccVHRIoVL≤0.8V（VLmax）VH≥2V（VHmin）100μA500μA=5V5-100R2vR3/100=30k21被保护电路R限流电阻最坏电路情况分析，R取最不利的数值最高的器件环境温度Ta最高的电压Vmax降额余量最大的阻值误差R-ΔR24V10Ω±10%22电压容限23电压容限指驱动器的输出与接收端输入在最坏情况下的灵敏度之间的差值。几种情况会引入噪声：1、回路阻抗导致回路中产生压降，导致各逻辑器件之间存在“地”电位差。2、某些逻辑系列产品的门限电平是温度的函数。低温门电路到高温门电路的信号传送可能容限减少或者负的容限值。3、快速变化的返回信号电流，流经接地通路电感，引起逻辑器件之间的对地电压变化。4、邻近线路信号互容或互感耦合，对某个指定的线路产生串扰。5、振铃、反射、长的线路使二进制信号的形状产生扭曲。与发射端相比，接收端变化了的信号显得更小（或更大）。24信号完整性最原始的含义应该是：信号是否能保持其应该具有的波形。精度分配、阻抗匹配、干扰、寄生参数影响。通过信号完整性设计、电源完整完整性设计等手段，将总的信号畸变控制在一定范围内，保证电路板正常稳定工作。25主振波形频率决定了EMC问题，波形上升沿时间决定了SI问题。信号陡峭的上升沿，是产生信号完整性问题的罪魁祸首。信号上升时间和信号带宽的关系。26反射反射一定发生在阻抗突变的地方。反射量的大小用“反射系数”表示，反射发生在阻抗变换界面下，反射系数=反射信号幅值/入射信号幅值=（Z2-Z1）/（Z2+Z1）。假设Z1=50欧姆，Z2=75欧姆，反射系数=（75-50）（/75+50）=20%。如果入射信号幅度是3.3v，反射电压达到了3.3*20%=0.66v。27两根信号线靠的很近，信号会通过分布电容交叉耦合。距离最容易控制，也是最常用的解决串扰的方法。串扰28不仅存在于信号网络中，电源分配系统也存在。走线阻抗（交流阻抗和直流阻抗）导致当电流变化时，会产生压降，送到芯片的Vcc电压会减小，严重厉害了就像电压突然产生塌陷，就是轨道塌陷。轨道塌陷291.Chip-Gnd相对于PCB-Gnd电平的变化现象。2.以PCB-Gnd为参考，Chip-Gnd电平不断跳动，为地弹（groundbounce）。3.当器件输出端有一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。4.地弹是由引脚上的电感引起的。地弹30临界长度：信号在pcb走线上传输需要一定的时间，普通FR4板材上传输约为6inch/ns，经验数据：信号在pcb走线上的时延高于信号上升沿的20%时，信号会产生明显的振铃。举例：对于上升时间为1ns的方波信号来说，pcb走线长度为0.2*6=1.2inch以上时，信号就会有严重的振铃。所以临界长度就是1.2inch，大约3cm。31特性阻抗传输线另一个特性是：单位长度电容=3.3pF/inch单位长度电容=8.3nH/inch32信号走线时间Ttr（信号上升时间），PCB走线就应做传输线处理。信号线条和返回地平面间存在寄生电容。信号向前传播，UA不断变化，对C，变化的电压产生电流，方向如图虚线。信号感受到的阻抗就是电容呈现出来的阻抗。信号向前传播所经过的每一点都会感受到一个阻抗，这个阻抗是变化的电压施加到寄生电容上产生的，通常叫做传输线的瞬态阻抗。3334信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。第1次反射：信号从芯片内部发出，经过10Ω输出阻抗和50ΩPCB特性阻抗的分压，实际VA=3.3*50/(10+50)=2.75V。传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也是2.75V。此时VB=2.75+2.75=5.5V。第2次反射：2.75V反射电压回到A点，阻抗由50Ω变为10Ω，发生负反射，A点反射电压为-1.83V，该电压到达B点，再次发生反射，反射电压-1.83V。此时B点测量电压为5.5-1.83-1.83=1.84V。第3次反射：从B点反射回的-1.83V电压到达A点，再次发生负反射，反射电压为1.22V。该电压到达B点再次发生正反射，反射电压1.22V。此时B点测量电压为1.84+1.22+1.22=4.28V。第4次反射：........第5次反射：......如此循环，反射电压在A点和B点之间来回反弹，而引起B点电压不稳定。观察B点电压：5.5V-1.84V-4.28V-……，可见B点电压会有上下波动，这就是信号振铃。35影响传输线信号完整性问题的三个因素：阻抗变化的大小、信号上升时间、窄线条上信号的时延。电路设计要求反射噪声小于电压摆幅的5%，36为了使反射噪声小于电压摆幅的5%（这种情况对信号影响可以容忍），阻抗变化必须小于10%。此时为并联阻抗：K≥9随着电容的充电，电容的阻抗不断增加，并不是一直保持最低阻抗，每一个器件还会有寄生电感，使阻抗增加，因此9倍的限制可以放宽。在下边的讨论中假设这个限制是5倍。电路板上50Ω特性阻抗常见，以此为例计算：Tr=1ns，Zc=tr/C≥5*501/250≥C，C=4pF接收端电容负载的影响有两点：1、使源端（驱动端）信号产生局部电压凹陷。2、接收端信号上升时间延长。37磁珠382.4放大电路设计计算1.阻抗匹配2.容差分析3.负载