CMX649资料中文翻译

CMX649资料中文翻译特征•多编解码器模式，16到128kbps的——全双工ADM和CVSD——全双工PCM：µ律，律，线性-可配置的ADM的时间常数-双通道的转码器/解码器模式•高性能数字架构•低功耗：2.5Ma在3.0V典型。•2.7V～5.5V电源•数据时钟恢复•可编程的语音活动检测（VAD）-调整阈值和攻击/衰减时间-使用低信号电平省电——沉默/空白低电平信号•可编程数字加扰器•柔性接口-8位和16位的突发数据同步闸门-1位串行数据时钟-主机串行控制/数据接口•内部和外部的样品clocking•可编程滤波器——PCM编码输入ADC反别名——解码器DAC音频输出反成像•低噪声微分MIC输入放大器•模拟增益可编程接口——麦克风in——音频解码器输出——侧音路径应用•低成本数字无绳耳机•个人区域网（PAN）语音链接•数字无绳电话•无线数字交换机•全双工数字无线电系统•时分双工（TDD）系统•便携式数字语音通信器•数字声音延迟1。简介的，自适应增量调制（ADM）语音编解码器提供全双工ADM，扩（µ/A律PCM和线性PCM编解码器）和转码功能，成本有效的，低功耗，无线语音应用程序。可选择的模式和算法支持很多应用程序。强大的ADM编码（例如CVSD）降低主机协议和软件的负担，消除了误差修正，框架协议和算法处理。双编码/解码模式支持多通道应用。集成滤波器响应调整独立16kbps为128kbps编解码的数据速率。编解码的样本外部时钟或内部产生的应用。高性能的模拟接口和侧音包括数字增益控制。编码器和解码器的语音活动检测器支持省电。ADM的，语音编解码器支持2.7V至5.5V的操作，可在20引脚SOIC（D3）和TSSOP封装（E3）包。目录1。简明描述……………12。方格图表………………33。信号列表………………44。外部元件……………..55。通用描述.............................................................................65.1模块描述…………………65.1.1ADM编码引擎………………..65.1.2PCM编码和解码7………………..编码器和解码器的transcoding5.1.3………………85.1.4非线性瞬时压扩…………………95.1.5digitally控放大器………………95.1.6麦克风放大器…………………95.1.7可编程抗混叠滤波器的图像/SC…………………9数据时钟恢复................................................5.1.811数据加扰加扰/5.1.9……………………115.1.10语音活动检测器（VAD）…………………125.2C总线................................................................13。5.2.1只写寄存器描述…………………165.2.2只读寄存器描述…………………356。应用说明……………76.137C总线操作…………………6.2编解码器数据接口3875编解码器的设置和应用程序实例的帮助…………………397。性能规范................................................................447.1电气性能………447.2包装……………493、引脚信息11strB数字输入选通信号为8/16缓冲串行I/O。22个数字输出编码器EncVAD语音活动检测器的输出。33VDD电源正电源轨。44麦克风模拟输出的模拟输出信号从麦克风放大器。55话筒+模拟输入模拟的非反相输入到麦克风放大器。66MIC的模拟输入模拟反相输入麦克风放大器。77V的偏置模拟输出VDD/2–不适合外部应用程序无缓冲。引脚应脱钩，V带电容器（＞1µF）。88音频模拟输出的模拟输出信号解码器。99V电源负电源轨（地）。1010日VAD语音活动检测器输出数字输出解码器。1111接收数据的数字输入信号接收串行数据输入。1212RXCLK数字I/O解码数据时钟。1313Xtal/时钟模拟输入4–16MHz的晶体振荡器的输入。1414支持世界卫生组织的数字输出）1515rply数字输出）1616CMD数字输入）总线控制信号。1717SCLK的数字输入）1818CSN的数字输入）1919TXCLK数字I/O时钟信号的编码数据。2020TX数据数字输出编码数据输出注释：1。C1～C4和R1～R4设置麦克风放大器的增益和频率响应。价值观显示设置增益的统一和低和高–3dB频率滚降点约分别为150Hz和15kHz。2。直流阻断从外部扬声器放大器驱动扬声器的电容器。显示的值基于32Ω阻抗扬声器在高通截止频率设置为约150Hz。3。VDD去耦电容器。4。偏置去耦电容器。5。一个4.096MHzXtal/时钟输入将得到完全16kbps/水平/64kbps的内部生成的数据时钟速率。6。为了实现良好的噪声性能，VDD和V偏置去耦和保护信号路径从外来的带内信号是非常重要的。这是建议，印刷电路板铺在地平面，面积以提供一个低阻抗连接VSS引脚和VDD和V偏置去耦电容之间的。5。通用描述在音频信号的编码和解码模拟CMX649到/从ADM，线性PCM，PCM或μ-法的PCM。它是可编程的时钟dividers启用它使用的范围4至16MHz的时钟和晶体在大样本数据范围的数据速率。可编程电流源是单片运算放大器使总功耗被优化的任何电源电压和clocking给出的方案从而实现了非常低的功率水平的工作。抗混叠滤波器和增益控制的图像是完全可编程的。和其他所有的时间常数ADM可编程参数的最优性能。该放大器还包括麦克风CMX649，数据时钟恢复，数据加扰加扰/—语音活动检测器（VAD）和电路。所有这些参数都是通过C总线控制。5.1模块描述包含一个全双工的语音编解码器的CMX649的支持常见的自适应增量调制（ADM）与非线性的PCM编码的算法。此外，它支持的线性PCM编码的DSP接口中的应用。该编解码器提供了简单的界面和应用程序是可配置的，但广泛的支持quantisation不同的语音系统。5.1.1ADM编码引擎ADM的差分波形编码技术主要是应用于语音。图3示出了的采用ADM编码器。该设备是基于上量化的语音应用程序是流行的连续可变斜率增量（CVSD）编码器具有可选的修改和方法改进的编码和解码，通过可配置控制寄存器（ADME1和美元1美元）。可选的第二阶集成在反馈回路提供改进的语音质量.在给定的比特率或类似的质量较低的比特率。在比特率的质量取得的收费是较低的比是多少的PCM。该解码器是一个嵌入式的编码器，编码器的表壳是最差的。注意：编码器和解码器之间的对称性（图3和4分别。ADM的信号流是中所示。估计集成商（本金和二）以及步长衰减（扩积分）具有可编程的时间常数。此外，最小和最大的台阶高度和深度的延迟寄存器是通过可编程的解码和编码器控制设定值寄存器（D1和E1美元美元）支持多种不同的ADM算法包括CVSD的蓝牙™版本1.1。在图3和图4是由编码器控制开关解码模式和设置寄存器（D0的E0美元美元）。不同的信号流，可能允许标准的ADM和PCM编码和解码以及转码之间的任一方向ADM和PCM（如图7和图8）。此外，一些总结的选项都是可能的。在解码器的PCM输入流和ADM可归纳–注意，这需要在流的至少一个是输入通过C-BUS。在编码器的PCM输入流可以被概括为ADM估计造成的编码的比特流代表ADM的模拟输入和线性PCM码流输入总和超过C—总线。5.1.2PCM编码和解码第一主成分估计的积分在图3和图4是线性PCM输出。通过抽取该信号可以获得线性PCM表示滤波，如图5和6所示。采用1或1抽取滤波器提供了30dB衰减带外的量之前抽取噪声。ADM编码引擎，从而抑制带外噪声约20dB，提供（与抽取滤波器的结合）整体出约带抑制50dB。在与8:1抽取滤波器比采用二阶ADM提供更好的质量比收费线性的语音样本。因此，8K样本/秒的线性PCM编码器的性能可以提高当ADM编解码器的二阶积分器的启用和ADM编解码器在最大操作率。解码PCM只需要插值和滤波补偿罪（x）/X推出了零控股的PCM样品。插值比可以被编程为4或8。5.1.4非线性瞬时压扩当使用设备在其标准的PCM编解码器风格的界面，可以瞬时压扩能够减少一半的PCM字大小。无论是µ律或律型压缩算法并用16弦的分段线性近似。基本上是一个8位PCM字压缩一个简单的浮点表示符号位，3位指数和一个4位的尾数。这种方法产量减少的数据速率，收费质量的语音在。5.1.5数字控制放大器有三个数字控制放大器（DCA）上，这是用来设置信号水平传输音频，侧音音频，和接收音频输出（音量控制）。发送音频DCA可在0.5dB的步骤在一个+7.5分贝来–7.5分贝范围。侧音DCA6.0dB之间可调在0dB的步骤–21.0db范围。侧音音频添加到音频输出信号通过运算放大器配置为一个求和放大器。这将接收音频DCA，这是可调的1.5dB的步骤在一个+12.0dB到–33.0db范围。5.1.6话筒放大器输入放大器是一种高增益低噪声运算放大器能够与各种接口不同的麦克风。图9是一个简单的示意图显示所需的外部元件一个驻极体电容传声器的典型应用。为R1，R3的典型值，C1和C3应该应根据麦克风的灵敏度的要求，这些都是为单位增益。也请注意偏置电阻（R5和R6）麦克风麦克风规格依赖。5.1.7程控抗混叠图像的SC滤波器抗混叠（AAF）和反成像（AIF）开关电容（SC）的过滤器有一个可编程的削减—截止频率来适应不同的输入信号的带宽。通常情况下，音频滤波器的带宽ADM编解码器，2003例CML微PLC10D/649/2程序应是1/10次ADM的比特率（或低）“收费”（或更好）质量的音频重建。“通信”质量，音频带宽可能接近1/6次的ADM点ADM率低于20kbps率。抗混叠/图像SC滤波器带宽是直接通过C程序—总线命令AAF/AIF带宽寄存器（61美元）。此外，开关电容的时钟频率可以通过总线命令时钟分频器控制寄存器（72美元）的改变。通常，时钟分频器控制的注册程序应提供一个唤SC滤波器时钟。改变SC滤波器的时钟频率成比例尺度推荐唤在下面的图频率轴：5.1.8数据时钟恢复从接收数据引脚的数据驱动到比较器将振幅变化。的输出比较器是一个逻辑信号，可以通过设置在适当的控制点倒置扰频器控制寄存器（71美元）。使用比较器的输出，时钟恢复块可以启用生成一个锁相时钟等于CVSD编码数据速率，这是用来从接收时钟数据数据引脚到解码器。回收的时钟频率的时钟分频器控制寄存器（72美元）。如果时钟恢复块被旁路，那么数据必须是同步的应用的时钟在RXCLK引脚（无论是内部或外部施加的）。外部ADM率比特时钟可用于编码器和解码器的路径，并且不需要使用的时钟恢复锁相环。外部施加的时钟直接作用，ADM采样时钟和应有点抖动产生最佳性能。请注意，最高可用频率外部施加的位时钟是1/60的内部时钟分频器的输出频率。时钟恢复电路通常是应用于解码器。然而，可以使用恢复该编码器部分时钟一样。这支持系统中的基本单位是使用内部时钟或本地传输和解码时钟恢复外部时钟。远程单元可以配置为使用恢复时钟的两个编码和解码。在编码器内部数据时钟解码器还可以选用的数据输入和输出控制。5.1.9数据加扰/解扰器加扰器从编码器接收数字数据。这是一个10位可编程实现线性反馈移位寄存器（LFSR）允许选择不同的最大长度的扰码。的扰频器，也被称为一个随机数发生器，不仅提供了一个水平的通信安全，但可能也有助于减少的1或0的字符串异常长的发生。解扰器从数据限幅器和去将它原来的接收加密的数据数据只要选定的LFSR的最大长度序列是在传递相同扰频器。解扰器块具有相同的配置器和自—同步。两个加扰解扰器可以绕过。九例最大长度码表示下面通过他们的多项式系数可直接编程位9-0的扰频器控制寄存器（71美元）：5.1.10语音活动检测（VAD）VAD功能与