电子拔河游戏机设计全文

1数字逻辑与数字系统课程设计报告设计题目：拔河游戏机专业班级：计算机科学与技术08-2班学生：程杨杨20082567同组学生：郑恒2008指导教师：2拔河游戏机摘要：本实验使我们进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力本课程设计的内容就是采用74LS00、74LS193、4线－16线译码器CC4514、74LS02、CC4518设计的一个电子拔河游戏机，该游戏机具有整形、计数、译码、控制、复位等功能，设计原理简单易懂，所设计的游戏机的游戏规则和真的拔河比赛规则相类似。目录一．设计任务与要求…………………………………………11.设计任务……………………………………………………12.设计要求……………………………………………………1二．总体设计方案…………………………………………………11．设计思路………………………………………………………12．电路设计原理…………………………………………………13．两个方案的对比………………………………………………64.实验方案论证…………………………………………………65.实验目的………………………………………………………66.实验器件………………………………………………………7三．单元电路设计与参数计算………………………………71.整形电路………………………………………………………72.计数电路………………………………………………………73.译码电路………………………………………………………84.胜负显示电路…………………………………………………9四．总原理图及元器件清单……………………………………111.总原理图…………………………………………………………112.说明………………………………………………………………143.元器件清单………………………………………………………14五．结论与心得……………………………………………………153六．参考文献…………………………………………………………16一.设计任务与要求设计思路给定实验设备和主要元器件按照电路设计的各部分组成一个完整的拔河游戏机。1.拔河游戏机共有15个发光二级管，开机后只有中间一个发亮，以此作为拔河的中心线，游戏双方各持一个按键，迅速地，不断地按动以产生脉冲，谁按的快，亮点向谁方向移动，每按一次，亮点移动一次，移到任一方终端二极管发亮，这一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才使亮点恢复到中心线。2.用七段数码管显示胜者取胜的盘数。任务与要求:1．设计一个模拟拔河游戏比赛的逻辑电路。2．电路使用15个发光二极管，开机后只有在拔河绳子中间的发光二极管亮。3．比赛双方各持一个按钮，快速不断地按动按钮，产生脉冲，谁按得快，发光的二极管就向谁的方向移动，每按一次，发光二极管移动一位。4．亮的发光二极管移到任一方的终点时，该方就获胜，此后双方的按钮都应无作用，状态保持，只有当栽判按动复位后，在拔河绳子中间的发光二极管重新亮。5．用七段数码管显示双方的获胜盘数。6．根据设计要求合理选择方案。二、总体设计方案：2．1、设计思路1．该设计的主要任务是控制“电子绳”发亮的LED管由中点向速度快的一方移动，而阻止向另一方移动。用可预制的加/减计数器作主要器件，用计数器的输出状态通过译码器控制LED发亮。当向计数器输入“加脉冲”时，使其作加运算而发亮的LED向增大的一方移动，相反，当输入“减脉冲”时，发亮的LED向相反的方向移动。2．当一局比赛结束，即发亮的LED移动某一方的终点时，由点亮该终点灯的信号使电路封锁加/减脉冲信号的作用，既实现电路的自锁，使加/减脉冲无效。同时，使电路自动加分。3．控制电路部分应能够控制由振荡器产生的脉冲信号进入计数器的加/减脉冲输入端，其进入方向由参赛双方输入的按键信号决定。2．2、电路设计原理拔河游戏机用15个电平指示灯排列成一行，开机后只有中间一个点亮，有以此作为拔河的中心线，游戏双方各持一个按键，迅速地、不断地按动产生脉冲，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端指示灯点亮，这4一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才使亮点恢复到中心线。最后，显示器显示胜者的盘数。图1电子拔河游戏机原理框图甲方队员乙方队员脉冲产生器可逆计数器译码器数码管显示电路乙方赢的盘数甲方赢的盘数控制器复位图2拔河游戏机的电路框图。5可逆计数器74LS193原始状态输出4位二进制数0000，经译码器输出使中间的一只电平指示灯点亮。当按动A、B两个按键时，分别产生两个脉冲信号，经整形后分别加到可逆计数器上，可逆计数器输出的代码经译码器译码后驱动电平指示灯点亮并产生位移，当亮点移到任何一方终端后，由于控制电路的作用，使这一状态被锁定，而对输入脉冲不起作用。如按动复位键，亮点又回到中点位置，比赛又可重新开始。将双方终端指示灯的正端分别经两个与非门后接到2个十进制计数器CC4518的使能端EN，当任一方取胜，该方终端指示灯点亮，产生1个下降沿使其对应的计数器计数。这样，计数器的输出即显示了胜者取胜的盘数。方案一1．编码电路：由双时钟二进制同步可逆计数器74LS193构成，它有2个输入端，4个输出端，能进行加／减计数。62．整形电路：由与门74LS08和与非门74LS00构成。因74LS193是可逆计数器，控制加减的CP脉冲分别加至5脚和4脚，此时当电路要求进行加法计数时，减法输入端CPD必须接高电平；进行减法计数时，加法输入端CPU也必须接高电平，若直接由A、B键产生的脉冲加到5脚或4脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。加一整形电路，使A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。图3为整形电路图。图33．译码电路：由4线－16线译码器CC4514构成。译码器的输出Y0～Y15中选出15个接电平指示灯，电平指示灯的负端接地，而正端接译码器；这样，当输出为高电平时电平指示灯点亮。比赛准备，译码器输入为0000，Y0输出为1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。4．控制电路：由或非门74LS02构成，其作用是指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。将双方终端指示灯的正接至或非门的2个输入端，当获胜一方为“1”，而另一方则为“0”，或非门输出为“0”，再送到74LS193计数器的置数端LD，于是计数器停止计数，处于预置状态，由于计数器数据端D0、D1、D2、D3和输出Q0、Q1、Q2、Q3对应相连，输入也就是输出，从而使计数器对脉冲不起作用。5．胜负显示：由计数器CC4518和译码显示器构成。将双方终端指示灯正极经与非门输出后分别接到2个CC4518计数器的CP端，CC4518的两组4位BCD码分别接到实验箱中的两组译码显示器的8、4、2、1插孔上。当一方取胜时，该方终端指示灯发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了双方取胜次数的显示，若1位数不够，则进行2位数的级连。方案二本课题，可以用两片74LS192代替74LS193，先将两片74LS192连接成100进制的可逆，然后将其改成十六进制的计数器。用一全加器将两片74LS192的输出信号八位转化成四位，再接给CC4514的输入端。7控制电路也可由异或门74LS86和与非门74LS00构成。将双方终端指示灯的正接至异或门的2个输入端，当获胜一方为“1”，而另一方则为“0”，异或门输出为“1”，经与非门产生低电平“0”，再送到两74LS192计数器的置数端LD，于是计数器停止计数，处于预置状态，此时，同样将各自计数器数据端D0、D1、D2、D3和输出Q0、Q1、Q2、Q3对应相连，则输入也就是输出，从而使计数器对脉冲不起作用。电路的其他部分不变。两个方案的对比：两方案对比，明显方案一优于方案二，方案二要多加一块计数器和一块全加器，这样无疑增加了电路的成本，且方案一的连接较为简单，但当没有74LS193芯片时，我们可以用方案二代替方案一。所以在方案的选择上一般选择方案一。2.3设计方案论证：该控制系统由输入、输出和控制器模块构成。输入模块完成裁判启动命令和两个按钮信号的输入，其逻辑关系由门电路实现；控制器模块完成对输入脉冲信号的统计，由可预置加／减计数器构成,其预置数为0100，作为加／减计数的起点，加／减计数的脉冲源分别取自两个按钮信号，计数器输出状态变量进入输出模块；输出模块完成计数器统计信号的翻译与显示(可由发光二极管完成)并给出一个此次比赛结束信号。2.4实验目的：1.学习数字电路中基本RS触发器、计数、译码显示等单元电路的综合应用。2.熟悉拔河游戏机的工作原理。3.复习数字电路中RS触发器、4线—16线译码器、计数器、译码显示器等部分内容。4.分析拔河游戏机组成、各部分功能及工作原理。查出各芯片引脚排列及功能。2.5实验器件：CC45144线—16线译码器CC4518双同步十进制计数器74LS193同步二进制可逆计数器74LS00四2输入与非门74LS08四2输入与门74LS86四2输入异或门8三、单元电路设计与参数计算1．整形电路：J1Key=AJ2Key=BR11.0kR21.0kR31.0kR41.0kVCC5V0U1A74LS00DU1B74LS00DU1C74LS00DU1D74LS00DU2A74LS00DU2B74LS00DU2C74LS00DU2D74LS00DU3A74LS00DU3B74LS00DVCC143652X12.5V701112813109X22.5V143.计数电路：9U174LS193NA15B1C10D9UP5QA3QB2QC6QD7DOWN4~LOAD11~BO13~CO12CLR14VCC5VVCC5VJ1Key=AJ2Key=B1VCC0VCC02U2DCD_HEX_BLUE1234VCC5VVCC5VJ3Key=CJ4Key=DVCC076543VCC0874LS193是双时钟4位二进制同步可逆计数器。74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。在RD=0、LD＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。当清零信号RD＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。3.译码电路：10U54514BD_5VO011O19O210O38O47O56O65O74A02A13A221EL1~E23A322O818O917O1020O1119O1214O1313O1416O1515VCC5VVCC5VVCC5VVCC5VVCC5VX12.5VX22.5VX32.5VX42.5VX52.5VX62.5VX72.5VX82.5VX92.5VX102.5VX112.5VX122.5VX132.5VX142.5VX152.5VJ1Key=AJ2Key=BJ3Key=CJ4Key=D380VCC370VCC360VCC350VCC3433323130292827262524232221200VCC4.胜负显示电路U7A4518BD_5V1A31B41C51D6EN12MR17CP11U7B4518BD_5V1A31B41C51D6EN12MR17CP11VCC5VVCC5VVCC5VJ4Key=CU10DCD_HEX_BLUE1234U8DCD_HEX_BLUE1234109876543VCCVCC0VCC2VCC5VVCC5VJ1Key=AJ2Key=BVCC01